特許ウォッチ

公開番号2024055577
公報種別公開特許公報(A)
公開日2024-04-18
出願番号2022162621
出願日2022-10-07
発明の名称半導体装置
出願人住友電気工業株式会社
代理人個人
主分類H01L 21/338 20060101AFI20240411BHJP(基本的電気素子)
要約【課題】特性劣化抑制可能な半導体素子を提供する。
【解決手段】FET、入力整合回路及び出力整合回路を備えている増幅器において、FETは、基板10と、ソース電極12と、ドレイン電極16と、第1ゲート電極14aと、第2ゲート電極14bと、第2ゲート電極とで第1ゲート電極を挟むように設けられ、第1ゲート電極と電気的に接続されるゲートパッドと、ソース電極の基板とは反対側の上方に設けられ、第1方向に延伸する第1ゲート配線18と、ソース電極の上方に設けられ、第1方向Yに交差する第2方向Xに延伸し、第1端が第1ゲート配線と接続され、第1端とは反対の第2端がソース電極の外において第2ゲート電極と電気的に接続される第2ゲート配線19bと、第2ゲート配線とドレイン電極との間に設けられ、少なくとも一部はソース電極よりドレイン電極の方に設けられ、ソース電極と電気的に接続された第1ガード金属層21b他と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
基板と、
第１方向に延伸し、前記基板上に設けられたソース電極と、
前記第１方向に延伸し、前記基板上に設けられたドレイン電極と、
前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記基板上に設けられた第１ゲート電極と、
前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記第１ゲート電極から前記第１方向に位置する前記基板の領域上に設けられた第２ゲート電極と、
前記第２ゲート電極とで前記第１ゲート電極を挟むように設けられ、前記第１ゲート電極と電気的に接続されるゲートパッドと、
前記ソース電極の前記基板とは反対側の上方に設けられ、前記第１方向に延伸する第１ゲート配線と、
前記ソース電極の前記上方に設けられ、前記第１方向に交差する第２方向に延伸し、第１端が前記第１ゲート配線と接続され、前記第１端とは反対の第２端が前記ソース電極の外において前記第２ゲート電極と電気的に接続される第２ゲート配線と、
前記第２ゲート配線と前記ドレイン電極との間に設けられ、少なくとも一部は前記ソース電極より前記ドレイン電極の方に設けられ、前記ソース電極と電気的に接続された第１ガード金属層と、
を備える半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１ガード金属層は、前記第２ゲート配線のうち前記ソース電極の外に位置する部分を、前記第１方向、前記第１方向の反対方向および前記第２方向から囲むように設けられている請求項１に記載の半導体装置。
【請求項３】
前記第１ガード金属層の第１端は、前記第２ゲート配線から前記第１方向に離れた領域において前記ソース電極に電気的に接続され、前記第１ガード金属層の第２端は、前記第２ゲート配線から前記第１方向と反対の方向に離れた領域において前記ソース電極に電気的に接続されている請求項２に記載の半導体装置。
【請求項４】
前記第１ゲート配線と前記ドレイン電極との間に設けられ、前記第１方向に延伸し、少なくとも一部は前記ソース電極の前記上方に設けられ、前記ソース電極と電気的に接続された第２ガード金属層を備える請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記ソース電極、前記ドレイン電極、前記第１ゲート電極および前記第２ゲート電極を覆うように前記基板上に設けられた絶縁膜を備え、
前記第１ゲート配線、前記第２ゲート配線および前記第１ガード金属層は前記絶縁膜上に設けられている請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項６】
前記絶縁膜を貫通し、前記ソース電極と前記第１ガード金属層とを電気的に接続する第１ビア配線を備える請求項５に記載の半導体装置。
【請求項７】
前記絶縁膜を貫通し、前記第２ゲート電極と前記第２ゲート配線とを電気的に接続する第２ビア配線を備える請求項５に記載の半導体装置。
【請求項８】
少なくとも一部が前記第２ゲート電極と前記ドレイン電極との間に設けられ、前記第１方向に延伸するソースウォールを備え、
前記第１ガード金属層は前記ソース電極の外において前記ソースウォールに電気的に接続される請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項９】
前記第１ゲート電極と前記第２ゲート電極とは前記基板の上面において前記第１方向に離れている請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項１０】
前記基板の上面の法線方向において、前記ソース電極および前記ドレイン電極の膜厚は前記第１ゲート電極および前記第２ゲート電極の厚さより厚さが大きい請求項１から請求項３のいずれか一項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
フィンガ状のソース電極、ゲート電極およびドレイン電極を有する電界効果トランジスタ（ＦＥＴ：ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）において、ソース電極、ゲート電極およびドレイン電極を有する単位ＦＥＴを電極の延伸方向に複数配置することが知られている（例えば特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－２９９３５１号公報
米国特許第９７８６６６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および２では、単位ＦＥＴを電極の延伸方向に複数配置することにより、単位ＦＥＴにおけるゲート電極の幅を短くできる。よって、ゲート抵抗を抑制することができる。しかし、ゲートパッドとゲートパッドから離れたゲート電極とを電気的に接続するゲート配線は、単位ＦＥＴの上方に設けられる。ゲート配線がドレイン電極に近づく箇所において、ゲート配線とドレイン電極との間の寄生容量が大きくなり、ゲイン等の特性が劣化する。
【０００５】
本開示は、上記課題に鑑みなされたものであり、特性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、基板と、第１方向に延伸し、前記基板上に設けられたソース電極と、前記第１方向に延伸し、前記基板上に設けられたドレイン電極と、前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記基板上に設けられた第１ゲート電極と、前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記第１ゲート電極から前記第１方向に位置する前記基板の領域上に設けられた第２ゲート電極と、前記第２ゲート電極とで前記第１ゲート電極を挟むように設けられ、前記第１ゲート電極と電気的に接続されるゲートパッドと、前記ソース電極の前記基板とは反対側の上方に設けられ、前記第１方向に延伸する第１ゲート配線と、前記ソース電極の前記上方に設けられ、前記第１方向に交差する第２方向に延伸し、第１端が前記第１ゲート配線と接続され、前記第１端とは反対の第２端が前記ソース電極の外において前記第２ゲート電極と電気的に接続される第２ゲート配線と、前記第２ゲート配線と前記ドレイン電極との間に設けられ、少なくとも一部は前記ソース電極より前記ドレイン電極の方に設けられ、前記ソース電極と電気的に接続された第１ガード金属層と、を備える半導体装置である
【発明の効果】
【０００７】
本開示によれば、特性の劣化を抑制することができる。
【図面の簡単な説明】
【０００８】
図１は、実施例１におけるＦＥＴが用いられる増幅器のブロック図である。
図２は、実施例１におけるＦＥＴの平面図である。
図３は、図２における範囲Ｄの拡大平面図である。
図４は、図２における範囲Ｅの拡大平面図である。
図５は、図３におけるＡ－Ａ断面図である。
図６は、図３におけるＢ－Ｂ断面図である。
図７は、図３におけるＣ－Ｃ断面図である。
図８は、比較例１に係る半導体装置の平面図である。
図９は、図８における範囲Ｄの拡大平面図である。
図１０は、図９におけるＡ－Ａ断面図である。
図１１は、図９におけるＢ－Ｂ断面図である。
図１２は、実施例１の変形例１に係る半導体装置の拡大平面図である。
図１３は、実施例１の変形例２に係る半導体装置の断面図である。
図１４は、実施例２におけるＦＥＴの平面図である。
図１５は、実施例２におけるＦＥＴの平面図である。
図１６は、図１４および図１５におけるＡ－Ａ断面図である。
図１７は、図１４および図１５におけるＢ－Ｂ断面図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の詳細］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、基板と、第１方向に延伸し、前記基板上に設けられたソース電極と、前記第１方向に延伸し、前記基板上に設けられたドレイン電極と、前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記基板上に設けられた第１ゲート電極と、前記第１方向に延伸し、前記ソース電極と前記ドレイン電極との間における前記第１ゲート電極から前記第１方向に位置する前記基板の領域上に設けられた第２ゲート電極と、前記第２ゲート電極とで前記第１ゲート電極を挟むように設けられ、前記第１ゲート電極と電気的に接続されるゲートパッドと、前記ソース電極の前記基板とは反対側の上方に設けられ、前記第１方向に延伸する第１ゲート配線と、前記ソース電極の前記上方に設けられ、前記第１方向に交差する第２方向に延伸し、第１端が前記第１ゲート配線と接続され、前記第１端とは反対の第２端が前記ソース電極の外において前記第２ゲート電極と電気的に接続される第２ゲート配線と、前記第２ゲート配線と前記ドレイン電極との間に設けられ、少なくとも一部は前記ソース電極より前記ドレイン電極の方に設けられ、前記ソース電極と電気的に接続された第１ガード金属層と、を備える半導体装置である。これにより、ゲート・ドレイン容量を抑制できるため、特性の劣化を抑制することができる。
（２）上記（１）において、前記第１ガード金属層は、前記第２ゲート配線のうち前記ソース電極の外に位置する部分を、前記第１方向、前記第１方向の反対方向および前記第２方向から囲むように設けられてもよい。
（３）上記（２）おいて、前記第１ガード金属層の第１端は、前記第２ゲート配線から前記第１方向に離れた領域において前記ソース電極に電気的に接続され、前記第１ガード金属層の第２端は、前記第２ゲート配線から前記第１方向と反対の方向に離れた領域において前記ソース電極に電気的に接続されていてもよい。
（４）上記（１）から（３）のいずれかにおいて、前記第１ゲート配線と前記ドレイン電極との間に設けられ、前記第１方向に延伸し、少なくとも一部は前記ソース電極の前記上方に設けられ、前記ソース電極と電気的に接続された第２ガード金属層を備えてもよい。
（５）上記（１）から（４）のいずれかにおいて、前記ソース電極、前記ドレイン電極、前記第１ゲート電極および前記第２ゲート電極を覆うように前記基板上に設けられた絶縁膜を備え、前記第１ゲート配線、前記第２ゲート配線および前記第１ガード金属層は前記絶縁膜上に設けられていてもよい。
（６）上記（５）において、前記絶縁膜を貫通し、前記ソース電極と前記第１ガード金属層とを電気的に接続する第１ビア配線を備えてもよい。
（７）上記（５）または（６）において、前記絶縁膜を貫通し、前記第２ゲート電極と前記第２ゲート配線とを電気的に接続する第２ビア配線を備えてもよい。
（８）上記（１）から（７）のいずれかにおいて、少なくとも一部が前記第２ゲート電極と前記ドレイン電極との間に設けられ、前記第１方向に延伸するソースウォールを備え、前記第１ガード金属層は前記ソース電極の外において前記ソースウォールに電気的に接続されてもよい。
（９）上記（１）から（８）のいずれかにおいて、前記第１ゲート電極と前記第２ゲート電極とは前記基板の上面において前記第１方向に離れていてもよい。
（１０）上記（１）から（９）のいずれかにおいて、前記基板の上面の法線方向において、前記ソース電極および前記ドレイン電極の膜厚は前記第１ゲート電極および前記第２ゲート電極の厚さより厚さが大きくてもよい。
【００１０】
本開示の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
（【００１１】以降は省略されています）

関連特許