特許ウォッチ

公開番号2024049210
公報種別公開特許公報(A)
公開日2024-04-09
出願番号2022155534
出願日2022-09-28
発明の名称積層型電子部品
出願人TDK株式会社
代理人弁理士法人イトーシン国際特許事務所
主分類H01P 1/20 20060101AFI20240402BHJP(基本的電気素子)
要約【課題】所望の位置においてグランド端子に対して接続部を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることが可能な積層型電子部品を実現する。
【解決手段】電子部品1は、複数の導体を含む積層体50と、積層体50の外周部に設けられたグランド端子113とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層541と、複数の接続部CN1とを含んでいる。複数の接続部CN1は、誘電体層51～74の積層方向Tにおいて、グランド用導体層541と複数の非グランド導体との間に配置されている。
【選択図】図8
特許請求の範囲【請求項１】
積層された複数の誘電体層によって構成されると共に複数の導体を含む積層体と、
前記積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備え、
前記複数の導体は、複数のグランド導体と、複数の非グランド導体とを含み、
前記複数のグランド導体は、グランド用導体層と、前記グランド用導体層と前記少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含み、
前記少なくとも１つの接続部は、前記複数の誘電体層の積層方向において、前記グランド用導体層と前記複数の非グランド導体との間に配置されていることを特徴とする積層型電子部品。
続きを表示（約 1,300 文字）【請求項２】
前記少なくとも１つの接続部は、それぞれ互いに異なる複数の位置において前記グランド用導体層に接続された複数の接続部であることを特徴とする請求項１記載の積層型電子部品。
【請求項３】
前記複数の接続部は、前記グランド用導体層に接続された複数のスルーホールと、前記少なくとも１つのグランド端子に接続された複数の第１の導体部分と、前記複数の第１の導体部分を接続する少なくとも１つの第２の導体部分とを含むことを特徴とする請求項２記載の積層型電子部品。
【請求項４】
前記少なくとも１つのグランド端子は、第１のグランド端子と、第２のグランド端子とを含み、
前記グランド用導体層は、前記積層方向に直交する方向の両端に位置する第１の端部および第２の端部を有し、
前記少なくとも１つの接続部は、前記第１の端部の近傍において前記グランド用導体層に接続されると共に前記第１のグランド端子に接続された少なくとも１つの第１の接続部と、前記第２の端部の近傍において前記グランド用導体層に接続されると共に前記第２のグランド端子に接続された少なくとも１つの第２の接続部とを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項５】
前記少なくとも１つの第１の接続部は、前記第１の端部に沿って並んだ複数の第１の接続部であり、
前記少なくとも１つの第２の接続部は、前記第２の端部に沿って並んだ複数の第２の接続部であることを特徴とする請求項４記載の積層型電子部品。
【請求項６】
前記複数の第１の接続部と前記複数の第２の接続部は、前記積層方向に平行な仮想の平面を中心として対称に配置されていることを特徴とする請求項５記載の積層型電子部品。
【請求項７】
前記少なくとも１つの接続部は、前記積層方向に積層された複数のスルーホールを含むことを特徴とする請求項１記載の積層型電子部品。
【請求項８】
前記複数のグランド導体は、更に、他のグランド用導体層と、前記他のグランド用導体層と前記少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの他の接続部とを含み、
前記他のグランド用導体層は、前記グランド用導体層との間に前記非グランド導体を挟む位置に配置され、
前記少なくとも１つの他の接続部は、前記積層方向において、前記他のグランド用導体層と前記非グランド導体との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項９】
前記複数の非グランド導体は、素子を構成する主要部分と、前記主要部分と前記少なくとも１つのグランド端子とを電気的に接続する末端部分とを含み、
前記末端部分は、前記積層方向において、前記少なくとも１つの接続部と、前記主要部分との間に配置されていることを特徴とする請求項１記載の積層型電子部品。
【請求項１０】
前記主要部分は、分布定数共振器を含むことを特徴とする請求項９記載の積層型電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、積層体の内部にグランド用導体層が設けられた積層型電子部品に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
通信装置に用いられる電子部品の一つには、複数の共振器を備えたバンドパスフィルタがある。複数の共振器の各々は、例えば、分布定数線路によって構成されている。分布定数線路は、所定の線路長を有するように構成される。また、特に小型の通信装置に用いられるバンドパスフィルタには、小型化が求められる。小型化に適したバンドパスフィルタとしては、積層された複数の誘電体層と複数の導体層とを含む積層体を用いたものが知られている。
【０００３】
特許文献１には、複数の誘電体層が積層された積層体と、線路状導体パターンと、キャパシタ導体パターンと、グランド導体パターンと、ビア導体とを備えた積層型ＬＣフィルタが開示されている。グランド導体パターンは、線路状導体パターンと積層体の底面との間に配置されている。また、グランド導体パターンは、積層体の側面に形成されたグランド端子と接続するための接続導体パターンを備えている。ビア導体は、線路状導体パターンとグランド導体パターンとを接続している。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０１８／０６６３３９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された積層型ＬＣフィルタのように、共振器を構成する分布定数線路とグランド用導体層とが積層体の内部に設けられた積層型電子部品では、分布定数線路とグランド用導体層との間隔を大きくすることが好ましい。しかし、分布定数線路とグランド用導体層との間隔を大きくすると、グランド用導体層と積層体の底面との間隔が小さくなる。本願の発明者による研究の過程で、グランド用導体層と積層体の底面との間隔が小さくなるに従って、グランド用導体層が積層体の側面の端子に接続される部分を起点として、積層体にクラックが生じやすくなることが分かった。
【０００６】
上記の問題は、共振器を構成する分布定数線路とグランド用導体層とが積層体の内部に設けられた積層型電子部品に限らず、積層体の内部にグランド用導体層と非グランド導体とが設けられ、積層体の外周部にグランド端子が設けられた積層型電子部品全般に当てはまる。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層体の内部にグランド用導体層と非グランド導体とが設けられ、積層体の外周部にグランド端子が設けられた積層型電子部品において、所望の位置においてグランド端子に対してグランド用導体層とグランド端子とを電気的に接続するための導体を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることができる積層型電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の積層型電子部品は、積層された複数の誘電体層によって構成されると共に複数の導体を含む積層体と、積層体の外周部に設けられると共にグランドに接続される少なくとも１つのグランド端子とを備えている。複数の導体は、複数のグランド導体と、複数の非グランド導体とを含んでいる。複数のグランド導体は、グランド用導体層と、グランド用導体層と少なくとも１つのグランド端子とを電気的に接続する少なくとも１つの接続部とを含んでいる。少なくとも１つの接続部は、複数の誘電体層の積層方向において、グランド用導体層と複数の非グランド導体との間に配置されている。
【発明の効果】
【０００９】
本発明の積層型電子部品では、複数のグランド導体は、グランド用導体層と、少なくとも１つの接続部とを含んでいる。少なくとも１つの接続部は、複数の誘電体層の積層方向において、グランド用導体層と複数の非グランド導体との間に配置されている。これにより、本発明によれば、所望の位置においてグランド端子に対して接続部を接続しながら、グランド用導体層と非グランド導体との間隔を大きくすることが可能になるという効果を奏する。
【図面の簡単な説明】
【００１０】
本発明の第１の実施の形態に係る積層型電子部品の回路構成を示す回路図である。
本発明の第１の実施の形態に係る積層型電子部品の外観を示す斜視図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体における１層目ないし５層目の誘電体層のパターン形成面を示す説明図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体における６層目ないし１１層目の誘電体層のパターン形成面を示す説明図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体における１２層目ないし１４層目の誘電体層のパターン形成面を示す説明図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体における１５層目ないし２０層目の誘電体層のパターン形成面を示す説明図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体における２１層目ないし２４層目の誘電体層のパターン形成面を示す説明図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体の内部を示す斜視図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
本発明の第１の実施の形態に係る積層型電子部品の積層体の内部の他の一部を示す斜視図である。
本発明の第２の実施の形態に係る積層型電子部品の積層体における４層目ないし６層目の誘電体層のパターン形成面を示す説明図である。
本発明の第２の実施の形態に係る積層型電子部品の積層体における２０層目ないし２２層目の誘電体層のパターン形成面を示す説明図である。
本発明の第２の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
本発明の第３の実施の形態に係る積層型電子部品の積層体における４層目、５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
本発明の第３の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
本発明の第４の実施の形態に係る積層型電子部品の積層体における５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
本発明の第４の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
本発明の第５の実施の形態に係る積層型電子部品の積層体における４層目、５層目および２１層目の誘電体層のパターン形成面を示す説明図である。
本発明の第５の実施の形態に係る積層型電子部品の積層体の内部の一部を示す斜視図である。
第１の実施例のモデルの通過減衰特性を示す特性図である。
第２の実施例のモデルの通過減衰特性を示す特性図である。
第３の実施例のモデルの通過減衰特性を示す特性図である。
第４の実施例のモデルの通過減衰特性を示す特性図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許