特許ウォッチ

公開番号2025068257
公報種別公開特許公報(A)
公開日2025-04-28
出願番号2023178033
出願日2023-10-16
発明の名称制御システム
出願人理想科学工業株式会社
代理人インフォート弁理士法人
主分類H04L 61/5038 20220101AFI20250421BHJP(電気通信技術)
要約【課題】制御システムにおいて、簡素な構成で簡単に、複数の基板に一括で識別情報を割り当てる。
【解決手段】制御システム1は、ホスト基板10と、このホスト基板10に対して第1伝送部31によってデイジーチェーンで接続された複数の子基板20とを備える。複数の子基板20のそれぞれは、シフトレジスタ部22aを有するシリアル・パラレル変換回路22を有する。ホスト基板10は、複数の子基板20のそれぞれに割り当てられる識別情報をシリアルデータで第1伝送部31に送信する。
【選択図】図2

特許請求の範囲【請求項１】
ホスト基板と、
前記ホスト基板に対して第１伝送部によってデイジーチェーンで接続された複数の子基板とを備え、
前記複数の子基板のそれぞれは、シフトレジスタ部を有するシリアル・パラレル変換回路を有し、
前記ホスト基板は、前記複数の子基板のそれぞれに割り当てられる識別情報をシリアルデータで前記第１伝送部に送信する
ことを特徴とする制御システム。
続きを表示（約 280 文字）【請求項２】
前記ホスト基板は、前記識別情報を、前記複数の子基板のうち前記第１伝送部によって最下流に接続された子基板から接続順となるようにシリアルデータで前記第１伝送部に送信し、前記識別情報が前記複数の子基板のそれぞれの前記シフトレジスタ部に入力された状態で、前記第１伝送部にラッチ信号を送信する
ことを特徴とする請求項１記載の制御システム。
【請求項３】
前記第１伝送部と同一経路で前記ホスト基板と前記複数の子基板とをデイジーチェーンで接続する第２伝送部を更に備える
ことを特徴とする請求項１又は２記載の制御システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、複数の子基板に識別情報を割り当てる制御システムに関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来、親機と複数の端末器とが伝送線で接続されたシステムにおいて、この伝送線に直列なスイッチを有する各端末器が、スイッチの開状態で親機からの設定アドレスを受け取り、設定アドレスの書き込み後にスイッチを閉じる手法が提案されている（例えば、特許文献１参照）。このようにスイッチが閉じることによって、次段の端末器が設定アドレスを受け取り、書き込みでき、その繰り返しですべての端末器が設定アドレスを受け取り、書き込みできる。
【０００３】
また、バックボードに実装された複数の回路基板にＩＤ（識別子）を付与する方式において、各回路基板に後段の回路基板の基板ＩＤを作成する加算器を設け、前段の回路基板から付与された基板ＩＤを自分の基板ＩＤとし、加算器で作成された基板ＩＤを後段の回路基板の基板ＩＤとして付与する手法が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
特公平６－３９０６号公報
特開昭６２－１７１０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように各端末器において伝送線に直列に設けられたスイッチを用いる場合、端末器１つずつに設定アドレスを割り当てていくため、すべての端末器に設定アドレスを割り当て終わるまでに時間がかかる。そのため、設定アドレスの割り当てが終了するまで、システムが動作を開始できない。また、親機は、設定アドレスを割り当て終わるまでは割り当てのタスクに専念することになる。また、伝送線のスイッチに関して、通信の速度は年々向上しており、その波形品質の要求は高くなっている。そのため、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）のような低速バスよりも高速なＣＡＮ（Controller Area Network）のような高速バスでは特に、スイッチの品質が重要であるが、伝送線にスイッチを入れることは、少なからず波形品質に影響を与え、例えば端末器が１０個あるとき、スイッチの品質への影響及びコスト増加額は１０倍になる。
【０００６】
また、上述のＩＤ付与方式では、加算器を使用するため、ビット数が増えた場合の拡張性に難がある。例えば、２ビットであればロジックゲートだけで回路を構成できるが、４ビットになると専用の加算器が必要になる。さらに４ビットを超えるとさらに回路が大規模・複雑になる。また、ＩＤ割り振り用の信号線もビット数分だけ必要になり、例えば、８ビットの場合は、各回路基板の入出力で合計１６本が必要になる。また、製品への適用を考えた場合、例えば給紙トレイ1段につき1枚の回路基板を用意するとき、給紙トレイが３段ある製品をベースに、機能差分をつけた派生製品（給紙トレイを２段にして低コスト化した製品や、給紙トレイを４段にして高機能化した製品など）のラインナップを揃えたいとき、加算器によって作成されることで基板ＩＤが連続していると、例えば、３つの給紙トレイの基板ＩＤをそれぞれ１，２，３、給紙トレイの下流側に接続された内部給紙部の基板ＩＤを４としたとき、給紙トレイの数の増減によって内部給紙部の基板ＩＤが３になったり５になったりする。そのため、ソフト制御の都合が悪くなり、管理工数の増大を招く。
【０００７】
本発明の目的は、簡素な構成で簡単に、複数の基板に一括で識別情報を割り当てることができる制御システムを提供することである。
【課題を解決するための手段】
【０００８】
１つの態様では、制御システムは、ホスト基板と、前記ホスト基板に対して第１伝送部によってデイジーチェーンで接続された複数の子基板とを備える。前記複数の子基板のそれぞれは、シフトレジスタ部を有するシリアル・パラレル変換回路を有する。前記ホスト基板は、前記複数の子基板のそれぞれに割り当てられる識別情報をシリアルデータで前記第１伝送部に送信する。
【発明の効果】
【０００９】
前記態様によれば、簡素な構成で簡単に、複数の基板に一括で識別情報を割り当てることができる。
【図面の簡単な説明】
【００１０】
一実施の形態に係る制御システムの構成を示すブロック図である。
一実施の形態におけるマイコン及びシリアル・パラレル変換回路を示すブロック図である。
一実施の形態におけるホスト基板及び子基板のマイコンを示すブロック図である。
一実施の形態におけるシリアル・パラレル変換回路の一例を示す回路図である。
一実施の形態における基板ＩＤの送信方法を説明するための説明図である。
一実施の形態に係る制御システムを備える印刷装置の構成を示すブロック図である。
一実施の形態における基板ＩＤの送信順序を説明するための説明図である。
一実施の形態における基板ＩＤの割り当て方法を説明するためのフローチャートである。
一実施の形態における基板ＩＤの割り当て後の各子基板の処理を説明するためのフローチャートである。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許