特許ウォッチ

公開番号2025035207
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023142109
出願日2023-09-01
発明の名称車両制御装置
出願人日立Astemo株式会社
代理人藤央弁理士法人
主分類G06F 9/52 20060101AFI20250306BHJP(計算;計数)
要約【課題】SoCに搭載されるアプリケーション間でアクセラレータを共有する。
【解決手段】それぞれ一以上のアプリケーションを有する複数の半導体チップと、前記複数の半導体チップと接続された一つ以上のアクセラレータとを備える車両制御装置であって、前記複数の半導体チップのそれぞれは、前記アクセラレータへのアクセスを制御するアクセラレータアクセス部と、各タイムスロットにおいて前記アプリケーションからの前記アクセラレータへのアクセス可否を示すタイムスロット情報を記憶するタイムスロット情報保存部とを有し、前記アプリケーションは前記アクセラレータアクセス部を介して前記アクセラレータ宛に使用要求を出力可能であり、前記アクセラレータアクセス部は、前記使用要求に対し、現在の時刻に対応するタイムスロットの前記アクセス可否の情報に基づいて、前記アクセラレータに前記使用要求を転送するかを決定する。
【選択図】図6
特許請求の範囲【請求項１】
それぞれ一つ以上のアプリケーションを有する複数の半導体チップと、前記複数の半導体チップと接続された一つ以上のアクセラレータと、を備える車両制御装置であって、
前記複数の半導体チップのそれぞれは、
前記アクセラレータへのアクセスを制御するアクセラレータアクセス部と、
各タイムスロットにおいて、前記アプリケーションからの前記アクセラレータへのアクセス可否を示すタイムスロット情報を記憶するタイムスロット情報保存部と、を有し、
前記アプリケーションは、前記アクセラレータアクセス部を介して前記アクセラレータ宛に使用要求を出力可能であり、
前記アクセラレータアクセス部は、前記アプリケーションからの前記使用要求に対し、現在の時刻に対応するタイムスロットの前記アクセス可否の情報に基づいて、前記アクセラレータに前記使用要求を転送するか否かを決定することを特徴とする車両制御装置。
続きを表示（約 1,900 文字）【請求項２】
請求項１に記載された車両制御装置であって、
前記複数の半導体チップは、さらに前記タイムスロット情報保存部に記憶された前記タイムスロット情報を更新するタイムスロット情報更新部を有することを特徴とする車両制御装置。
【請求項３】
請求項２に記載された車両制御装置であって、
前記タイムスロット情報は、いずれの前記半導体チップも、前記アクセラレータへのアクセスが不可である予備タイムスロットを含み、
前記タイムスロット情報更新部は、
前記予備タイムスロットを当該タイムスロット情報更新部が属する半導体チップからの前記アクセラレータへのアクセスが可能なタイムスロットに更新する要求を他の前記半導体チップのタイムスロット情報更新部に送信し、
他の全てのタイムスロット情報更新部から前記更新の許可を受信した場合、前記予備タイムスロットをアクセス可能タイムスロットに更新し、
前記予備タイムスロットを前記アクセラレータへのアクセスが可能なタイムスロットに更新する要求を受信した場合、当該要求された予備タイムスロットをアクセス不可タイムスロットに更新することを特徴とする車両制御装置。
【請求項４】
請求項３に記載された車両制御装置であって、
前記タイムスロット情報更新部は、当該タイムスロット情報更新部が属する半導体チップがアクセスしている前記アクセラレータの演算負荷が所定の閾値を上回る場合、前記タイムスロットの一つを前記アクセラレータへのアクセスが可能なタイムスロットに更新する要求を他の半導体チップに属するタイムスロット情報更新部に送信することを特徴とする車両制御装置。
【請求項５】
請求項３に記載された車両制御装置であって、
前記タイムスロット情報更新部は、当該タイムスロット情報更新部が属する半導体チップがアクセスしているアクセラレータの温度が所定の閾値を上回る場合、前記予備タイムスロットの少なくとも一つを当該タイムスロット情報更新部が属する前記半導体チップによる他の前記アクセラレータへのアクセスが可能なタイムスロットに更新することを特徴とする車両制御装置。
【請求項６】
請求項２に記載された車両制御装置であって、
前記タイムスロット情報更新部は、前記車両制御装置が搭載された車両の外部から受信したタイムスロット情報に基づいて、前記タイムスロット情報保存部に記憶された前記タイムスロット情報を更新することを特徴とする車両制御装置。
【請求項７】
請求項１に記載された車両制御装置であって、
前記使用要求に関する優先度が前記アプリケーションに設定されており、
前記アクセラレータアクセス部は、前記アプリケーションから前記使用要求を受信した場合、前記優先度に応じて前記アクセラレータに前記使用要求を出力するかを決定することを特徴とする車両制御装置。
【請求項８】
請求項７に記載された車両制御装置であって、
前記アクセラレータアクセス部は、第一の使用要求を第一のアクセラレータに転送後、前記第一の使用要求より優先度が高い第二の使用要求を受信した場合、前記第一のアクセラレータに対して前記第一の使用要求による処理の中断命令を出力することを特徴とする車両制御装置。
【請求項９】
請求項７に記載された車両制御装置であって、
前記アクセラレータアクセス部は、第一のアクセラレータへアクセス不可であるタイムスロットにおいて、前記アプリケーションから前記第一の前記アクセラレータに対する前記使用要求を受け付けた場合、前記受け付けた使用要求を前記優先度が高い順に前記第一のアクセラレータに出力することを特徴とする車両制御装置。
【請求項１０】
請求項１に記載された車両制御装置であって、
前記複数の半導体チップはそれぞれの前記半導体チップ間で時刻を同期する時刻同期部を有し、
前記タイムスロット情報におけるタイムスロットは前記同期された時刻に基づいて設定されており、
前記半導体チップ間の時刻同期の誤差の許容時間に対応するアクセス禁止時間が前記タイムスロットに設定されており、
前記アクセラレータアクセス部は、前記アクセス禁止時間内において前記使用要求の出力を開始しないことを特徴とする車両制御装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、車両制御装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
自動運転の進展による車両制御の高度化・複雑化に従い、自動運転向け車両制御装置に要求される処理量が増加している。これに対応するため、System on Chip（ＳｏＣ）を複数搭載した車両制御装置が採用されている。また、各ＳｏＣの処理性能向上のため、ＳｏＣ内部に搭載されるCentral Processing Unit（ＣＰＵ）の処理高速化及びマルチ・メニーコア化が進められてきた。しかし、ＳｏＣの発熱や電力効率の低下により処理の高速化はすでに限界を迎えつつある上、マルチ・メニーコア化によりコア数を増加させても並列化不可能な処理がボトルネックとなって期待される処理性能を発揮できないことがある。そこで、アクセラレータの搭載が進んでいる。アクセラレータにより、例えば画像処理や機械学習における推論など特定の処理をＣＰＵよりも低消費電力かつ高速で実行することが可能となる。アクセラレータはＳｏＣの内部又は外部に搭載される。車両制御装置の性能とコストを両立するためハードウェア資源の効率的な活用が重要であり、アクセラレータを複数のアプリケーション間で共有することが求められる。
【０００３】
アクセラレータの複数アプリケーション間の共有に関連する技術として、特許文献１に記載の技術がある。特許文献１には、車両用制御装置は、複数のアプリで共有する共有ストレージと、一のタイムスロットを、アプリからのタイムトリガー方式によるアクセス要求に対応する静的領域と、アプリからのイベントトリガー方式によるアクセス要求に対応する動的領域とを含むように区分し、アプリからの共有ストレージに対するアクセス権を、静的領域及び動的領域のいずれかに割り当てるアクセス権管理部と、を備える車両用制御装置が開示されている。
【０００４】
また、特許文献２には、次の計算機システムが開示されている。すなわち、共有リソースへのアクセス経路は単一のＩ／Ｆとし、各サブシステムから共有リソースへのアクセスＩ／Ｆを統合する競合制御モジュールを独立に設ける。競合制御モジュールは各サブシステムから共有リソースへのアクセス要求をシリアル化する。共有リソースへアクセス完了するために必要な期間を１タイムスロットとした場合、サブシステムのアクセス期間を「サブシステム数×タイムスロット」とする。これにより、任意のアクセス期間での共有リソースへのアクセス数はサブシステム数以上とならず、サブシステムから共有リソースへのアクセスは固定サイクルに見えるため、バス制御回路を単純に構成できる計算機システムである。
【先行技術文献】
【特許文献】
【０００５】
特開２０２２－０５３０９６号公報
特開２０１３－１７４９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１は、アクセラレータに言及していないものの、ストレージをアクセラレータに、Electronic Control Unit（ＥＣＵ）をＳｏＣに読み替えれば適用可能である。すなわち、異なるＳｏＣに搭載されたアプリケーション間でアクセラレータを共有可能である。本文献は、アクセラレータ（本文献中では共有ストレージ）はあるＳｏＣ（文献中では統合ＥＣＵ）の内部に存在する前提であり、当該ＳｏＣ（これは文献中では統合ＥＣＵと呼ばれている）内にアクセラレータ（これは文献中では共有ストレージと呼ばれている）へのアクセスを管理する機構を設置し各アプリケーションからのアクセラレータ（これは文献中では共有ストレージと呼ばれている）へのアクセスが競合しないよう調停する。他方、本技術をＳｏＣの外部にアクセラレータを有する車両制御装置に適用すると、管理機構を有さないＳｏＣからアクセラレータにアクセスするためには管理機構を有するＳｏＣを迂回して経由する必要が生じ、レイテンシが悪化する。これは、アクセラレータによる処理高速化の効果を打ち消しうる。
【０００７】
特許文献２によれば、アプリケーション（これは文献中ではサブシステムと呼ばれている）からアクセラレータ（これは文献中では共有リソースと呼ばれている）へのアクセスが「アプリケーション数×タイムスロット」に固定サイクル化されバス制御回路の設計が容易化される。しかしながら本手法は、アクセラレータを使用するアプリケーションの数が多くアプリケーション間でアクセラレータへのアクセス頻度が異なる場合、頻度の高いアプリケーションは当該アプリケーションに割り当てられたタイムスロットが開始する時刻まで待機する必要があり効率が悪い。
【０００８】
前述の内容を踏まえ、本発明は、特にＳｏＣ外部に搭載されるアクセラレータを対象に、異なるＳｏＣに搭載される複数のアプリケーション間でアクセラレータを効率的に共有することを目的とし、アクセス競合を発生させずに各ＳｏＣからアクセラレータに直接アクセス可能とすることが課題である。
【課題を解決するための手段】
【０００９】
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、それぞれ一つ以上のアプリケーションを有する複数の半導体チップと、前記複数の半導体チップと接続された一つ以上のアクセラレータと、を備える車両制御装置であって、前記複数の半導体チップのそれぞれは、前記アクセラレータへのアクセスを制御するアクセラレータアクセス部と、各タイムスロットにおいて、前記アプリケーションからの前記アクセラレータへのアクセス可否を示すタイムスロット情報を記憶するタイムスロット情報保存部と、を有し、前記アプリケーションは、前記アクセラレータアクセス部を介して前記アクセラレータ宛に使用要求を出力可能であり、前記アクセラレータアクセス部は、前記アプリケーションからの前記使用要求に対し、現在の時刻に対応するタイムスロットの前記アクセス可否の情報に基づいて、前記アクセラレータに前記使用要求を転送するか否かを決定することを特徴とする。
【発明の効果】
【００１０】
本発明の一態様によれば、各ＳｏＣが各アクセラレータを使用する時間が事前に分割されるので競合が発生しない。上述した以外の課題、構成及び効果は、後述する発明を実施するための形態の説明により明らかにされる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許