特許ウォッチ

公開番号2025028694
公報種別公開特許公報(A)
公開日2025-03-03
出願番号2023133659
出願日2023-08-18
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類G06F 12/06 20060101AFI20250221BHJP(計算;計数)
要約【課題】OTPメモリの余剰領域を有効に活用できる半導体集積回路を提供する。
【解決手段】OTPメモリ130は、初回のプログラム時に初期データD0が書き込まれる第1領域132と、初回のプログラム時に未使用である第2領域134と、を含む。OTPコントローラ140は、OTPメモリ130から第1メモリ120に初期データD0をロードする。OTPコントローラ140は、OTPメモリ130の第2領域134に、第1メモリ120上の位置を示す第1アドレス値A1と第1データD1のセットを書き込み可能である。OTPコントローラ140は、OTPメモリ130の第2領域134から第1アドレス値A1と第1データD1を読み出し可能である。第1アドレス値A1が示す第1メモリ120上の位置adrに、第1データD1を書き込み可能である。
【選択図】図1
特許請求の範囲【請求項１】
主回路と、
前記主回路が参照すべきデータを記憶可能な第１揮発性メモリと、
初回のプログラム時に初期データが書き込まれる第１領域と、前記初回のプログラム時に未使用である第２領域と、を含むＯＴＰ（One Time Programmable）メモリと、
前記ＯＴＰメモリから前記第１揮発性メモリに前記初期データをロードするＯＴＰコントローラと、
を備え、
前記ＯＴＰコントローラは、
前記ＯＴＰメモリの前記第２領域に、前記第１揮発性メモリ上の位置を示す第１アドレス値と第１データのセットを書き込み可能であり、
前記ＯＴＰメモリの前記第２領域から前記第１アドレス値と前記第１データを読み出し可能であり、
前記第１アドレス値が示す前記第１揮発性メモリ上の位置に、前記第１データを書き込み可能である、半導体集積回路。
続きを表示（約 800 文字）【請求項２】
誤り訂正符号回路をさらに備え、
前記ＯＴＰコントローラは、前記ＯＴＰメモリから前記第１揮発性メモリに前記初期データをロードする際に、前記第１揮発性メモリのある位置に書き込むべき初期データについて、誤り訂正符号回路による訂正が発生した場合に、訂正が発生した位置を示すアドレス値と、訂正後の正しいデータの値のセットを、前記第１アドレス値および前記第１データのセットとして前記第２領域に書き込む、請求項１に記載の半導体集積回路。
【請求項３】
前記ＯＴＰコントローラは、
前記半導体集積回路の起動時に、前記ＯＴＰメモリから前記第１揮発性メモリに前記初期データをロードし、
続いて、前記第２領域に書き込がされている場合に、前記第２領域からの読み出しと、前記第１揮発性メモリへの書き込みを実行する、請求項１または２に記載の半導体集積回路。
【請求項４】
前記ＯＴＰメモリの前記第２領域は、
前記第１領域と容量が等しく、前記第１アドレス値を格納可能である第１部分と、
前記第１領域と容量が等しく、前記第１データを格納する可能である第２部分と、
を含む、請求項１または２に記載の半導体集積回路。
【請求項５】
前記第１揮発性メモリはレジスタである、請求項１または２に記載の半導体集積回路。
【請求項６】
前記第１揮発性メモリと別の第２揮発性メモリをさらに備え、
前記ＯＴＰコントローラは、
前記ＯＴＰメモリの前記第２領域に、前記第２揮発性メモリ上の位置を示す第２アドレス値と第２データのセットを書き込み可能であり、
前記第２アドレス値が示す前記第２揮発性メモリ上の位置に、前記第２データを書き込み可能である、請求項１または２に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
半導体集積回路において、各種設定値やプログラムを格納する目的で、製造後にデータを書き込み可能なＰＲＯＭ（Programmable Read Only Memory）が利用される。ＰＲＯＭの中で、１回だけ書き込み可能なＯＴＰ（One Time Programmable）メモリは、低コストであるため、広く採用されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／００５９５６号
【０００４】
[概要]
本開示は係る状況においてなされたものであり、その例示的な目的のひとつは、ＯＴＰメモリの余剰領域を有効に活用できる半導体集積回路の提供にある。
【０００５】
本開示のある態様の半導体集積回路は、主回路と、主回路が参照すべきデータを記憶可能な第１揮発性メモリと、初回のプログラム時に初期データが書き込まれる第１領域と、初回のプログラム時に未使用である第２領域と、を含むＯＴＰ（One Time Programmable）メモリと、ＯＴＰメモリから第１揮発性メモリに初期データをロードするＯＴＰコントローラと、を備える。ＯＴＰコントローラは、ＯＴＰメモリの第２領域に、第１揮発性メモリ上の位置を示す第１アドレス値と第１データのセットを書き込み可能であり、ＯＴＰメモリの第２領域から第１アドレス値と第１データを読み出し可能であり、第１アドレス値が示す第１揮発性メモリ上の位置に、第１データを書き込み可能である。
【０００６】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【図面の簡単な説明】
【０００７】
図１は、実施形態１に係る半導体集積回路のブロック図である。
図２は、図１の半導体集積回路の１回目のプログラムおよび初期データのロードを説明する図である。
図３は、図１の半導体集積回路の２回目のプログラムおよび初期データの変更を説明する図である。
図４は、変形例に係る半導体集積回路の２回目のプログラムおよび初期データの変更を説明する図である。
図５は、実施形態２に係る半導体集積回路のブロック図である。
図６は、実施形態３に係る半導体集積回路のブロック図である。
図７は、図６の半導体集積回路の２回目のプログラムおよび第２メモリへの転送を説明する図である。
【０００８】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【０００９】
一実施形態に係る半導体集積回路は、主回路と、主回路が参照すべきデータを記憶可能な第１揮発性メモリと、初回のプログラム時に初期データが書き込まれる第１領域と、初回のプログラム時に未使用である第２領域と、を含むＯＴＰ（One Time Programmable）メモリと、ＯＴＰメモリから第１揮発性メモリに初期データをロードするＯＴＰコントローラと、を備える。ＯＴＰコントローラは、ＯＴＰメモリの第２領域に、第１揮発性メモリ上の位置を示す第１アドレス値と第１データのセットを書き込み可能であり、ＯＴＰメモリの第２領域から第１アドレス値と第１データを読み出し可能であり、第１アドレス値が示す第１揮発性メモリ上の位置に、第１データを書き込み可能である。
【００１０】
この構成によると、初回のプログラムの完了後に、第２領域に追加の書き込みを行うことで、第１揮発性メモリ上の任意の位置の情報をピンポイントで書き換えることが可能となる。
（【００１１】以降は省略されています）

関連特許