特許ウォッチ

公開番号2025016377
公報種別公開特許公報(A)
公開日2025-01-31
出願番号2024115141
出願日2024-07-18
発明の名称電荷領域CMOS TDIイメージングのためのピクセルビニング装置、及び、方法
出願人テレダインデジタルイメージング,インコーポレイテッド,TELEDYNE DIGITAL IMAGING, INC.
代理人弁理士法人快友国際特許事務所
主分類H04N 25/70 20230101AFI20250124BHJP(電気通信技術)
要約【課題】電荷領域相補型金属酸化膜半導体(CMOS)時間遅延積分(TDI)イメージセンサのピクセルビニング装置を提供する。
【解決手段】ピクセルビニング装置(202a)は、複数のピクセルレジスタの第1の行(110)に結合された第1の移送ゲート(302a)の行と、第1の移送ゲート(302a)に結合された複数のビニングレジスタ(304a)と、複数のビニングレジスタ(304a)に結合された複数の第2の移送ゲート(306a、306b、306c、306d)と、複数の第2の移送ゲートに結合された格納レジスタ(308a)の行と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
複数のピクセルレジスタの第１の行に結合された第１の移送ゲートの行と、
前記第１の移送ゲートに結合された複数のビニングレジスタと、
前記複数のビニングレジスタに結合された複数の第２の移送ゲートと、
前記複数の第２の移送ゲートに結合された格納レジスタの行と、を備える、
ピクセルビニング装置。
続きを表示（約 1,300 文字）【請求項２】
前記ビニングレジスタは、前記ピクセルレジスタと直交する、請求項１に記載のピクセルビニング装置。
【請求項３】
前記複数のピクセルレジスタの隣接するピクセルレジスタ間に配置されたチャネルストップは、前記ビニングレジスタに存在しない、請求項１に記載のピクセルビニング装置。
【請求項４】
マトリクス状に配置された複数のピクセルレジスタと、
前記複数のピクセルレジスタの一端に結合された第１のビニング装置と、
前記複数のピクセルレジスタの他端に結合された第２のビニング装置と、を備える、
イメージセンサ。
【請求項５】
前記第１のビニング装置、及び、前記第２のビニング装置は、前記イメージセンサの遮光領域に配置される、請求項４に記載のイメージセンサ。
【請求項６】
前記イメージセンサは、電荷領域ＣＭＯＳ時間遅延積分（ＴＤＩ）イメージセンサである、請求項４に記載のイメージセンサ。
【請求項７】
ピクセルビニングの方法であって、
第１の移送ゲートの行によって、複数のピクセルレジスタから複数のビニングレジスタに電荷の行を移動させる移動ステップであって、ビニングは、ｎ個のピクセル列に対して有効である、前記移動ステップと、
複数の第２の移送ゲートのｎ個毎から１個の第１電荷のみを前記第２の移送ゲートに結合されたビニングレジスタから前記第２の移送ゲートに結合された格納レジスタに移動させ、残りの電荷を前記ビニングレジスタの残りに保持する保持ステップと、
前記第１電荷を前記格納レジスタに格納する格納ステップと、
前記ビニングレジスタに残っている電荷を１列だけシフトするシフトステップと、
前記第２の移送ゲートによって、第２電荷のみを前記第２の移送ゲートに結合された前記ビニングレジスタから前記第２の移送ゲートに結合された前記格納レジスタに移動させ、残りの電荷を前記ビニングレジスタの残りに保持する第２の保持ステップと、
前記第１電荷と前記第２電荷とを加算して電荷の合計を生成する生成ステップと、
ｎ回のビニングを達成するまで、移動と加算を繰り返すステップと、を備える、
方法。
【請求項８】
前記第１の移送ゲートの行によって、信号電荷の行を前記複数のピクセルレジスタから前記複数のビニングレジスタに移動させる第２の移動ステップと、
前記複数の第２の移送ゲートにより、電荷の行を前記複数のビニングレジスタから前記格納レジスタの行に移動させることで、ビニングを無効にする第３の移動ステップと、をさらに備える、請求項７に記載の方法。
【請求項９】
前記第１の移送ゲートの行は、前記複数のピクセルレジスタの第１の端部に結合されており、
前記第１の移送ゲートの別の行は、前記複数のピクセルレジスタの第２の端部に結合されており、
前記方法は、双方向動作のためＴＤＩ走査の方向に応じて、前記第１の移送ゲートの行、又は、前記第１の移送ゲートの別の行の一方を用いて実行される、請求項７に記載の方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電荷領域相補型金属酸化膜半導体（ＣＭＯＳ）時間遅延積分（ＴＤＩ）イメージセンサのピクセルビニングの分野に関する。
続きを表示（約 1,400 文字）【０００２】
部分的には、１つの態様において、本開示は、ＣＭＯＳＴＤＩイメージセンサのピクセル電荷ビニング装置であって、マトリクスの形態で配置された複数のピクセルレジスタの第１の行に結合された第１の移送ゲートの行と、第１の移送ゲートに結合された複数のビニングレジスタと、複数のビニングレジスタに結合された複数の第２の移送ゲートと、複数の第２の移送ゲートに結合された格納レジスタの行と、を備えるビニング装置に関する。
【０００３】
別の態様において、本開示は、複数のピクセルレジスタと、複数のピクセルレジスタの一端に結合された第１のビニング装置と、複数のピクセルレジスタの他端に結合された第２のビニング装置と、を備える、双方向ＣＭＯＳＴＤＩイメージセンサに関する。
【０００４】
本開示は、異なる態様、及び、実施形態に関するものであるが、本明細書に開示される異なる態様、及び、実施形態は、組み合わせシステムとして、又は、部分的に、別個の構成要素、デバイス、及び、システムとして、適宜、統合され、組み合わされ、又は、一緒に使用され得ることが理解される。従って、本明細書に開示された各実施形態は、所定の実施に適切なように、程度の差こそあれ、各態様に組み込むことができる。
【０００５】
本出願人の教示のこれら、及び、他の特徴は、本明細書に記載されている。
【図面の簡単な説明】
【０００６】
別段の指定がない限り、添付の図面は、本明細書に記載される革新の態様を例示する。図面を参照すると、いくつかの図、及び、本明細書を通して、同様の数字は同様の部品を指し、現在開示されている原理のいくつかの実施形態が、例示として例示されており、限定するものではない。図面は縮尺通りであることを意図していない。本開示のより完全な理解は、以下の添付図面を参照することによって実現され得る。
【０００７】
従来のＣＭＯＳＴＤＩイメージセンサのブロック図。
【０００８】
本開示の例示的な実施形態によるピクセルビニングＣＭＯＳＴＤＩイメージセンサのブロック図。
【０００９】
本開示の例示的な実施形態による図２の画像センサの詳細図。
【００１０】
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
本開示の例示的な実施形態による４回ビニングのためのピクセルビニング装置の詳細な動作シーケンス。
（【００１１】以降は省略されています）

関連特許