特許ウォッチ

公開番号2025014662
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023117403
出願日2023-07-19
発明の名称定電圧生成回路、半導体装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 1/56 20060101AFI20250123BHJP(制御;調整)
要約【課題】定電圧生成回路の出力精度を向上する。
【解決手段】定電圧生成回路10は、第1電源端VINとノード電圧VAの印加端との間に接続される負荷R1と、ノード電圧VAの印加端と第2電源端GNDとの間に接続される定電圧発生素子D1と、ノード電圧VAの印加端に補正電流IBを流すことにより負荷R1に定電圧発生素子D1のリーク電流IL(D1)が流れることを抑制するリーク電流補正回路11と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１電源端とノード電圧の印加端との間に接続される負荷と、
前記ノード電圧の印加端と第２電源端との間に接続される定電圧発生素子と、
前記ノード電圧の印加端に補正電流を流すことにより前記負荷に前記定電圧発生素子のリーク電流が流れることを抑制するように構成されるリーク電流補正回路と、
を備える、定電圧生成回路。
続きを表示（約 950 文字）【請求項２】
前記定電圧発生素子は、ツェナーダイオード、ダイオード接続されたトランジスタ、又は、それらの組み合わせを含む、請求項１に記載の定電圧生成回路。
【請求項３】
前記リーク電流補正回路は、前記補正電流を発生するように構成される補正電流発生素子を含む、請求項２に記載の定電圧生成回路。
【請求項４】
前記定電圧発生素子は、第１ツェナーダイオードを含み、
前記補正電流発生素子は、前記第１ツェナーダイオードと同じリーク特性を持つように構成される第２ツェナーダイオードを含み、
前記リーク電流補正回路は、前記第２ツェナーダイオードに降伏電圧よりも低い電圧を印加するように構成されるバイアス回路を含む、請求項３に記載の定電圧生成回路。
【請求項５】
前記補正電流発生素子は、常時オフ状態のトランジスタを含む、請求項３に記載の定電圧生成回路。
【請求項６】
前記リーク電流補正回路は、前記補正電流をミラーして前記ノード電圧の印加端に流すように構成されるカレントミラーを含む、請求項３に記載の定電圧生成回路。
【請求項７】
前記カレントミラーは、クランプ段とミラー段を含み、
前記クランプ段は、前記第１電源端と前記第２電源端との電位差よりも高い耐圧を持つ高耐圧素子で形成されており、前記ミラー段に印加される電圧を前記ミラー段の耐圧よりも低い電圧にクランプし、
前記ミラー段は、前記第１電源端と前記第２電源端との電位差よりも低い耐圧を持つ低耐圧素子で形成されており、前記クランプ段よりも高精度に前記補正電流をミラーする、請求項６に記載の定電圧生成回路。
【請求項８】
前記ノード電圧の入力を受けて定電圧を出力するように構成される電圧フォロワをさらに備える、請求項１に記載の定電圧生成回路。
【請求項９】
前記負荷は、抵抗を含む、請求項１に記載の定電圧生成回路。
【請求項１０】
請求項１～９のいずれか一項に記載の定電圧生成回路と、
前記定電圧の供給を受けて動作するように構成される後段回路と、
を備える、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路、及び、これを備える半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、ツェナーダイオードの降伏電圧などを利用して所望の定電圧を生成する定電圧生成回路が提案されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１９－０３０１３９号公報
【０００５】
［概要］
しかしながら、従来の定電圧生成回路では、例えば、ツェナーダイオードのリーク電流に起因して出力精度が損なわれるおそれがあった。
【０００６】
例えば、本開示に係る定電圧生成回路は、第１電源端とノード電圧の印加端との間に接続される負荷と、前記ノード電圧の印加端と第２電源端との間に接続される定電圧発生素子と、前記ノード電圧の印加端に補正電流を流すことにより前記負荷に前記定電圧発生素子のリーク電流が流れることを抑制するように構成されるリーク電流補正回路を備える。
【図面の簡単な説明】
【０００７】
図１は、定電圧生成回路の比較例を示す図である。
図２は、低入力かつ高温下でノード電圧が低下する様子を示す図である。
図３は、定電圧生成回路の第１実施形態を示す図である。
図４は、ノード電圧の低下が抑制される様子を示す図である。
図５は、定電圧生成回路の第２実施形態を示す図である。
図６は、定電圧生成回路の第３実施形態を示す図である。
図７は、定電圧発生素子の変形例を示す図である。
図８は、定電圧生成回路を備える半導体装置の一構成例を示す図である。
【０００８】
［詳細な説明］
＜定電圧生成回路（比較例）＞
図１は、定電圧生成回路の比較例（＝後出される種々の実施形態と対比される構成）を示す図である。本比較例の定電圧生成回路１０は、入力電圧ＶＩＮ（例えば３～４５Ｖ）の入力を受けて定電圧ＲＥＧ（例えば４．６～５．５Ｖ）を出力する。本図に即して述べると、定電圧生成回路１０は、抵抗Ｒ１と、ツェナーダイオードＤ１と、トランジスタＭ０（例えばＮチャネル型ＤＭＯＳＦＥＴ［double diffused oxide semiconductor field effect transistor］）と、を備える。
【０００９】
抵抗Ｒ１の第１端は、入力電圧ＶＩＮの印加端に接続される。抵抗Ｒ１の第２端は、ノード電圧ＶＡの印加端に接続される。このように接続される抵抗Ｒ１は、第１電源端（本図では入力電圧ＶＩＮの印加端）とノード電圧ＶＡの印加端との間に接続される負荷に相当する。なお、負荷としては、抵抗Ｒ１に代えて電流源などが用いられてもよい。
【００１０】
ツェナーダイオードＤ１（＝第１ツェナーダイオードに相当）は、ノード電圧ＶＡの印加端と第２電源端（本図では接地電圧ＧＮＤの印加端）との間に接続される定電圧発生素子に相当する。本図に即して述べると、ツェナーダイオードＤ１のカソードは、ノード電圧ＶＡの印加端に接続される。ツェナーダイオードＤ１のアノードは、接地電圧ＧＮＤの印加端に接続される。
（【００１１】以降は省略されています）

関連特許