特許ウォッチ

公開番号2025018377
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2023122014
出願日2023-07-26
発明の名称PWM回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 7/08 20060101AFI20250130BHJP(基本電子回路)
要約【課題】チャタリングの影響を低減するPWM回路を提供できる。
【解決手段】PWM回路11は、カウンタ回路21及び出力制御回路23を含み、PWM制御信号を生成するように構成されたPWM信号生成回路13と、第1外部トリガ信号STRG1に応答して第1制御信号SCTL1を生成するように構成された第1制御回路31と、第2外部トリガ信号STRG2に応答して第2制御信号SCTL2を生成するように構成された第2制御回路43とを含み、PWM信号生成回路13は、第1制御回路31からの第1制御信号SCTL1に関連付けてカウンタ回路21の動作を開始させ、PWM信号生成回路13は、第2制御回路43からの第2制御信号SCTL2に応答してPWM制御を行うように構成される第1回路39を含む。
【選択図】図1
特許請求の範囲【請求項１】
カウンタ回路及び出力制御回路を含み、ＰＷＭ制御信号を生成するように構成されたＰＷＭ信号生成回路と、
ＰＷＭ制御の開始タイミング及び終了タイミングの少なくとも何れか一方において前記ＰＷＭ信号生成回路を制御するように構成される複数の制御回路と、
を含み、
前記制御回路は、第１外部トリガ信号に応答して第１制御信号を生成すると共に前記開始タイミングにおいて前記ＰＷＭ信号生成回路を制御するように構成された第１制御回路を含み、
前記制御回路は、第２外部トリガ信号に応答して第２制御信号を生成すると共に前記開始タイミング及び前記終了タイミングの何れか一方において前記ＰＷＭ信号生成回路を制御するように構成された第２制御回路を含み、
前記ＰＷＭ信号生成回路は、前記第１制御回路からの前記第１制御信号に関連付けて前記カウンタ回路の動作を開始させ、
前記ＰＷＭ信号生成回路は、以下の第１回路、第２回路及び第３回路のうちの少なくとも一つを含む：
前記第１回路は、前記第１制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第２制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する場合に、前記第１制御回路からの前記第１制御信号及び前記第２制御回路からの前記第２制御信号に応答して前記ＰＷＭ制御を行うように構成され；
前記第２回路は、前記第１制御回路及び前記第２制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第１制御回路及び前記第２制御回路と異なる第３制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する場合に、前記第２制御回路からの前記第２制御信号の第１期間に、前記カウンタ回路が出力不可の状態に置かれるように構成され；及び
前記第３回路は、前記第１制御回路及び前記第２制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第３制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を制御する場合に、前記第２制御回路からの前記第２制御信号の第１期間に、前記出力制御回路が出力不可の状態に置かれるように構成される、
ＰＷＭ回路。
続きを表示（約 960 文字）【請求項２】
前記ＰＷＭ信号生成回路は、前記第１回路を含み、
前記制御回路は、前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する第３外部トリガ信号に応答して動作する第３制御回路を更に含み、
前記制御回路は、前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する第４外部トリガ信号に応答して動作する第４制御回路を更に含み、
前記第４制御回路は、動作不可に設定され、
前記第１外部トリガ信号及び前記第３外部トリガ信号は、第１トリガ回路によって提供され、
前記第２外部トリガ信号及び前記第４外部トリガ信号は、前記第１トリガ回路と異なる第２トリガ回路によって提供される、
請求項１に記載されたＰＷＭ回路。
【請求項３】
前記ＰＷＭ信号生成回路は、前記第２回路を含み、
前記第２回路は、前記出力制御回路を出力不可の状態に置き、
前記第３制御回路は、第３外部トリガ信号に応答して動作可能であり、
前記第１外部トリガ信号及び前記第３外部トリガ信号は、第１トリガ回路によって提供され、
前記第２外部トリガ信号は、前記第１トリガ回路と異なる第２トリガ回路によって提供される、
請求項１に記載されたＰＷＭ回路。
【請求項４】
前記ＰＷＭ信号生成回路は、前記第３回路を含み、
前記第３回路は、前記カウンタ回路を出力不可の状態に置き、
前記第３制御回路は、第３外部トリガ信号に応答して動作し、
前記第１外部トリガ信号及び前記第３外部トリガ信号は、第１トリガ回路によって提供され、
前記第２外部トリガ信号は、前記第１トリガ回路と異なる第２トリガ回路によって提供される、
請求項１に記載されたＰＷＭ回路。
【請求項５】
前記第１制御回路及び前記第２制御回路の各々は、エッジ制御及びレベル制御をそれぞれ可能にするエッジ制御回路及びレベル制御回路を含む、
請求項１に記載されたＰＷＭ回路。
【請求項６】
前記第１制御回路及び前記第２制御回路の各々は、前記エッジ制御の方式に設定される、
請求項５に記載されたＰＷＭ回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＰＷＭ回路に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、パルス幅変調信号生成回路を開示し、このパルス幅変調信号生成回路は、回路動作の初期設定及びＤｕｔｙの設定に依存せずにスイッチングノイズの影響を受けない所望のＰＷＭ信号を出力する。
【先行技術文献】
【特許文献】
【０００３】
特開2011-193181号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マイクロコンピュータを用いてＰＷＭ（Pulse Width Modulation）制御を行う方式には、エッジ制御及びレベル制御がある。エッジ制御方式においては、マイクロコンピュータの外部からＰＷＭ制御の開始及び終了のトリガ信号にチャタリングが発生することがある。
【０００５】
ＰＷＭ制御において、チャタリングの影響を低減することが求められる。
【０００６】
本発明は、チャタリングの影響を低減するＰＷＭ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１態様に係るＰＷＭ回路は、カウンタ回路及び出力制御回路を含み、ＰＷＭ制御信号を生成するように構成されたＰＷＭ信号生成回路と、ＰＷＭ制御の開始タイミング及び終了タイミングの少なくとも何れか一方において前記ＰＷＭ信号生成回路を制御するように構成される複数の制御回路と、を含み、前記制御回路は、第１外部トリガ信号に応答して第１制御信号を生成すると共に前記開始タイミングにおいて前記ＰＷＭ信号生成回路を制御するように構成された第１制御回路を含み、前記制御回路は、第２外部トリガ信号に応答して第２制御信号を生成すると共に前記開始タイミング及び前記終了タイミングの何れか一方において前記ＰＷＭ信号生成回路を制御するように構成された第２制御回路を含み、前記ＰＷＭ信号生成回路は、前記第１制御回路からの前記第１制御信号に関連付けて前記カウンタ回路の動作を開始させ、前記ＰＷＭ信号生成回路は、以下の第１回路、第２回路及び第３回路のうちの少なくとも一つを含む：前記第１回路は、前記第１制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第２制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する場合に、前記第１制御回路からの前記第１制御信号及び前記第２制御回路からの前記第２制御信号に応答して前記ＰＷＭ制御を行うように構成され；前記第２回路は、前記第１制御回路及び前記第２制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第１制御回路及び前記第２制御回路と異なる第３制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を規定する場合に、前記第２制御回路からの前記第２制御信号の第１期間に、前記カウンタ回路が出力不可の状態に置かれるように構成され；及び、前記第３回路は、前記第１制御回路及び前記第２制御回路が前記開始タイミングにおける前記ＰＷＭ信号生成回路の動作を制御すると共に前記第３制御回路が前記終了タイミングにおける前記ＰＷＭ信号生成回路の動作を制御する場合に、前記第２制御回路からの前記第２制御信号の第１期間に、前記出力制御回路が出力不可の状態に置かれるように構成される。
【発明の効果】
【０００８】
上記の態様によれば、チャタリングの影響を低減するＰＷＭ回路が提供される。
【図面の簡単な説明】
【０００９】
図１は、本実施形態に係るＰＷＭ回路を概略的に示す図面である。
図２は、本実施形態に係る例示的なＰＷＭ回路を概略的に示す図面である。
図３は、図２に示されたＰＷＭ回路の主要ノードの波形を示す図面である。
図４は、本実施形態に係る例示的なＰＷＭ回路を概略的に示す図面である。
図５は、図４に示されたＰＷＭ回路の主要ノードの波形を示す図面である。
図６は、本実施形態に係る例示的なＰＷＭ回路を概略的に示す図面である。
図７は、図６に示されたＰＷＭ回路の主要ノードの波形を示す図面である。
図８は、ＰＷＭ制御回路を用いてスタート／ストップを行う回路を概略的に示すブロック図である。
図９は、ＰＷＭ制御回路をソフト命令によってスタート制御及びストップ制御が行われる際の動作波形を示す図面である。
図１０は、ＰＷＭ制御回路を外部トリガ信号によってスタート制御及びストップ制御のエッジ制御を行うときの動作波形を示す図面である。
図１１は、ＰＷＭ制御回路をスタート制御及びストップ制御のレベル制御で動作させる際の動作波形を示す図面である。
図１２は、外部トリガ信号にチャタリングが発生する際の動作波形を示す図面である。
図１３は、外部トリガ信号のサンプリングした信号に応答して、ＰＷＭ制御回路によりスタート／ストップを行う回路を概略的に示すブロック図である。
図１４は、外部トリガ信号のサンプリング信号を用いる制御の動作波形を示す図面である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明を実施するための実施形態について説明する。引き続く説明において、同一及び類似の部分には、同一及び類似の符号を付して複写的な説明を省略する。
（【００１１】以降は省略されています）

関連特許