特許ウォッチ

公開番号2025019902
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123793
出願日2023-07-28
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 30/66 20250101AFI20250131BHJP()
要約【課題】互いに交差するトレンチと、当該トレンチの交差部に形成されたT形接続部との深さのばらつきを抑制できる半導体装置を提供する。
【解決手段】第1主面3およびその反対側の第2主面を有する半導体チップと、第1主面3に形成され、第1方向Xに沿って延びる第1トレンチ65、第1方向Xに直交する第2方向Yに沿って延び、第1トレンチ65に接続された第2トレンチ79、および第1トレンチ65における第2トレンチ79との接続部に形成されたT形接続部80を含むトレンチ構造とを含み、第1トレンチ65の内側の両側壁に内接する第1半径R1を有する第1内接円119と、T形接続部80の周囲側壁106～108に内接する第2半径R2を有する第2内接円120とを定義した場合において、第2半径R2が第1半径R1の80%以上130%以下の大きさである、半導体装置を提供する。
【選択図】図14
特許請求の範囲【請求項１】
第１主面およびその反対側の第２主面を有する半導体チップと、
前記第１主面に形成され、第１方向に沿って延びる第１トレンチ、前記第１方向に直交する第２方向に沿って延び、前記第１トレンチに接続された第２トレンチ、および前記第１トレンチにおける前記第２トレンチとの接続部に形成されたＴ形接続部を含むトレンチ構造とを含み、
前記第１トレンチの内側の両側壁に内接する第１半径を有する第１内接円と、前記Ｔ形接続部の周囲側壁に内接する第２半径を有する第２内接円とを定義した場合において、前記第２半径が前記第１半径の８０％以上１３０％以下の大きさである、半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記周囲側壁は、前記第１トレンチの一方側壁と、前記第２トレンチにより分離された前記第１トレンチの一対の他方側壁と前記第２トレンチの両側壁との交差部に形成された一対の角部側壁とを含み、
前記第２内接円は、少なくとも、前記第１トレンチの前記一方側壁および前記一対の角部側壁のそれぞれに位置する３点に接する円として定義される、請求項１に記載の半導体装置。
【請求項３】
前記第２半径が前記第１半径の９０％以上１１０％以下の大きさである、請求項１に記載の半導体装置。
【請求項４】
前記Ｔ形接続部を介して前記第１方向に沿って連続して延びる前記第１トレンチの前記一方側壁を形成する第１側壁構造部を含み、
前記第１側壁構造部は、前記Ｔ形接続部の内側に向かって選択的に突出し、前記Ｔ形接続部の内部に頂部を有する凸部を有している、請求項１に記載の半導体装置。
【請求項５】
前記凸部は、前記頂部を通過して前記第２方向に沿って延びる対称軸を定義した場合において、前記対称軸に対して線対称な形状を有している、請求項４に記載の半導体装置。
【請求項６】
前記凸部は、前記第１側壁構造部における前記Ｔ形接続部に面する部分に位置する両端部を有しており、
前記第１トレンチの前記一方側壁は、前記凸部の前記両端部の間に形成された凸部側壁と、前記凸部の前記両端部から前記第１トレンチの前記他方側壁に平行に延びる平坦側壁とを含む、請求項５に記載の半導体装置。
【請求項７】
前記第２方向に間隔を空けて配列された複数の前記第１トレンチにより挟まれ、第１トランジスタが形成された第１メサ部と、
隣り合う２つの前記第１トレンチと、前記２つの第１トレンチの間を接続する複数の前記第２トレンチとにより区画され、前記第１メサ部から物理的に分離され、第２トランジスタが形成された第２メサ部とを含み、
前記第１メサ部および前記第２メサ部は、前記Ｔ形接続部を挟んで隣り合っている、請求項１～６のいずれか一項に記載の半導体装置。
【請求項８】
前記トレンチ構造は、前記第１トランジスタおよび前記第２トランジスタの電流を共通に制御するトレンチゲート構造を含む、請求項７に記載の半導体装置。
【請求項９】
前記第２方向に間隔を空けて配列された２つの前記第１トレンチにより挟まれたメサ構造を含み、
前記第２トレンチは、前記２つの第１トレンチの間を接続し、前記メサ構造を前記第２トレンチに対して一方側の第１メサ部と、他方側の第２メサ部とに物理的に分離しており、
前記周囲側壁は、前記Ｔ形接続部を介して前記第１方向に沿って連続して延びる第１トレンチの一方側壁と、前記Ｔ形接続部に面する前記第１メサ部の角部に形成された第１角部側壁と、前記Ｔ形接続部に面する前記第２メサ部の角部に形成された第２角部側壁とを含み、
前記第２内接円は、少なくとも、前記第１トレンチの前記一方側壁、前記第１角部側壁および前記第２角部側壁のそれぞれに位置する３点に接する円として定義される、請求項１に記載の半導体装置。
【請求項１０】
前記第１メサ部の角部には、平面視において前記Ｔ形接続部に向かって選択的に斜めに突出した略円形の第１柱状部が形成されており、
前記第１角部側壁は、前記第１柱状部の側壁により形成されている、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１は、第１パワートランジスタ、第２パワートランジスタ、アクティブクランプ回路およびアクティブクランプ遮断回路を含む半導体装置を開示している。第２パワートランジスタのドレインは、第１パワートランジスタのドレインに電気的に接続されている。第２パワートランジスタのソースは、第１パワートランジスタのソースに電気的に接続されている。アクティブクランプ回路は、第１パワートランジスタのドレインおよびゲートに電気的に接続され、第２パワートランジスタのドレインおよびゲートに電気的に接続されている。アクティブクランプ遮断回路は、アクティブクランプ回路および第２パワートランジスタのゲートに電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１９／０２６０３７１号明細書
国際公開第２０２２／２１００３３号
【０００４】
［概要］
本開示の一実施形態は、Ｔ形接続部のトレンチ深さが深くなりすぎることに起因する耐圧低下を抑制することができる半導体装置を提供する。
【０００５】
本開示の一実施形態は、第１主面およびその反対側の第２主面を有する半導体チップと、前記第１主面に形成され、第１方向に沿って延びる第１トレンチ、前記第１方向に直交する第２方向に沿って延び、前記第１トレンチに接続された第２トレンチ、および前記第１トレンチにおける前記第２トレンチとの接続部に形成されたＴ形接続部を含むトレンチ構造とを含み、前記第１トレンチの両側壁に内接する第１半径を有する第１内接円と、前記Ｔ形接続部の周囲側壁に内接する第２半径を有する第２内接円とを定義した場合において、前記第２半径が前記第１半径の８０％以上１３０％以下の大きさである、半導体装置半導体装置を提供する。
【図面の簡単な説明】
【０００６】
図１は、本開示の一実施形態に係る半導体装置の平面図である。
図２は、図１に示すII-II線に沿う断面図である。
図３は、図１に示す半導体チップ内のレイアウト例を示す平面図である。
図４は、図３に示す領域IVの拡大図である。
図５は、図４に示す領域Vの拡大図である。
図６は、図４に示す領域VIの拡大図である。
図７は、図５に示すVII-VII線に沿う断面図である。
図８は、図５に示すVIII-VIII線に沿う断面図である。
図９は、図５に示すIX-IX線に沿う断面図である。
図１０は、図５に示すX-X線に沿う断面図である。
図１１は、図４に示す領域XIの拡大図である。
図１２は、図１１に示すXII-XII線に沿う断面図である。
図１３は、図１１に示すXIII-XIII線に沿う断面図である。
図１４は、図１１に示す領域Ａの拡大図であって、Ｔ形接続部の第１パターンを示す図である。
図１５は、図１４に示すXV-XV線に沿う断面図である。
図１６は、図１４に示すXVI-XVI線に沿う断面図である。
図１７は、図１４に示すXVII-XVII線に沿う断面図である。
図１８は、図１４の第１パターンのＴ形接続部の形成時に使用するマスクパターンを示す図である。
図１９は、図１１に示す領域Ａの拡大図であって、Ｔ形接続部の第２パターンを示す図である。
図２０は、図１９の第２パターンのＴ形接続部の形成時に使用するマスクパターンを示す図である。
図２１は、図１１に示す領域Ａの拡大図であって、Ｔ形接続部の第３パターンを示す図である。
図２２は、図２１の第３パターンのＴ形接続部の形成時に使用するマスクパターンを示す図である。
図２３は、図１１に示す領域Ａの拡大図であって、Ｔ形接続部の第４パターンを示す図である。
図２４は、図２３の第４パターンのＴ形接続部の形成時に使用するマスクパターンを示す図である。
図２５は、図１１に示す領域Ａの拡大図であって、Ｔ形接続部の第５パターンを示す図である。
図２６は、図２５の第５パターンのＴ形接続部の形成時に使用するマスクパターンを示す図である。
【０００７】
［詳細な説明］
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
【０００８】
図１は、一実施形態に係る半導体装置１を示す平面図である。図２は、図１に示すII-II線に沿う断面図である。図３は、図１に示す半導体チップ２内のレイアウト例を示す平面図である。
【０００９】
図１および図２を参照して、半導体装置１は、この形態では、直方体形状に形成された半導体チップ２を含む。半導体チップ２は、Ｓｉ（シリコン）を含むチップからなる。半導体チップ２は、Ｓｉ単結晶またはＳｉＣ単結晶を含むチップからなっていてもよい。半導体チップ２は、一方側の第１主面３、他方側の第２主面４、並びに、第１主面３および第２主面４を接続する第１～第４側面５Ａ～５Ｄを有している。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。
【００１０】
第１主面３は、機能デバイスが形成されたデバイス面である。第２主面４は実装面であり、研削痕を有する研削面からなってもよい。第１～第４側面５Ａ～５Ｄは第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃ、第４側面５Ｄを含む。第１側面５Ａおよび第２側面５Ｂは、第１主面３に沿う第２方向Ｙに延び、第２方向Ｙに交差（具体的には直交）する第１方向Ｘに対向している、第３側面５Ｃおよび第４側面５Ｄは、第１方向Ｘに延び、第２方向Ｙに対向している。
（【００１１】以降は省略されています）

関連特許