特許ウォッチ

公開番号2025022486
公報種別公開特許公報(A)
公開日2025-02-14
出願番号2023127112
出願日2023-08-03
発明の名称計算装置
出願人株式会社東芝
代理人弁理士法人iX
主分類H10N 60/10 20230101AFI20250206BHJP()
要約【課題】安定した特性が得られる計算装置を提供する。
【解決手段】実施形態によれば、計算装置は、素子部を含む。前記素子部は、第1構造体及び第2構造体を含む。前記第1構造体は、第1基体と、前記第1基体に固定された第1量子ビットと、を含む。前記第2構造体は、第2基体と、前記第2基体に固定された第2量子ビットと、前記第2基体に固定された第1可変結合器と、を含む。前記第1可変結合器は、第1部分と、第2部分と、を含む。前記第1部分は、前記第1量子ビットと容量的に結合可能であり、前記第2部分は、前記第2量子ビットと容量的に結合可能である。
【選択図】図1

特許請求の範囲【請求項１】
素子部を備え、
前記素子部は、
第１構造体であって、前記第１構造体は、第１基体と、前記第１基体に固定された第１量子ビットと、を含む、前記第１構造体と、
第２構造体であって、前記第２構造体は、第２基体と、前記第２基体に固定された第２量子ビットと、前記第２基体に固定された第１可変結合器と、を含み、前記第１可変結合器は、第１部分と、第２部分と、を含み、前記第１部分は、前記第１量子ビットと容量的に結合可能であり、前記第２部分は、前記第２量子ビットと容量的に結合可能である、前記第２構造体と、
を含む、計算装置。
続きを表示（約 2,600 文字）【請求項２】
前記第１可変結合器は、
第１ジョセフソン接合と、第２ジョセフソン接合と、第３ジョセフソン接合と、を含み、
前記第１ジョセフソン接合は、第１端部及び第１他端部を含み、
前記第２ジョセフソン接合は、第２端部及び第２他端部を含み、
前記第３ジョセフソン接合は、第３端部及び第３他端部を含み、
前記第１端部は、前記第３端部と接続され、
前記第１他端部は、前記第２他端部と接続され、
前記第２端部は、前記第３他端部と接続され、
前記第１部分は、前記第１端部及び前記第３端部と接続され、
前記第２部分は、前記第２端部及び前記第３他端部と接続された、請求項１に記載の計算装置。
【請求項３】
前記素子部は、第３構造体と、第１接続構造体と、をさらに含み、
前記第２構造体は、前記第２基体に固定された第２他量子ビットをさらに含み、
前記第３構造体は、第３基体と、前記第３基体に固定された第３量子ビットと、を含み、
前記第１接続構造体は、第１接続基体と、前記第１接続基体に固定された第２可変結合器と、を含み、
前記第２可変結合器は、第３部分と、第４部分と、を含み、
前記第３部分は、前記第３量子ビットと容量的に結合可能であり、
前記第４部分は、前記第２他量子ビットと容量的に結合可能である、請求項１または２に記載の計算装置。
【請求項４】
前記第２可変結合器は、
第４ジョセフソン接合と、第５ジョセフソン接合と、第６ジョセフソン接合と、を含み、
前記第４ジョセフソン接合は、第４端部及び第４他端部を含み、
前記第５ジョセフソン接合は、第５端部及び第５他端部を含み、
前記第６ジョセフソン接合は、第６端部及び第６他端部を含み、
前記第４端部は、前記第６端部と接続され、
前記第４他端部は、前記第５他端部と接続され、
前記第５端部は、前記第６他端部と接続され、
前記第３部分は、前記第４端部及び前記第６端部と接続され、
前記第４部分は、前記第５端部及び前記第６他端部と接続された、請求項３に記載の計算装置。
【請求項５】
前記素子部は、第４構造体をさらに含み、
前記第３構造体は、前記第３基体に固定された第３他量子ビットをさらに含み、
前記第４構造体は、第４基体と、前記第４基体に固定された第４量子ビットと、前記第４基体に固定された第３可変結合器と、を含み、
前記第３可変結合器は、第５部分と、第６部分と、を含み、
前記第５部分は、前記第３他量子ビットと容量的に結合可能であり、
前記第６部分は、前記第４量子ビットと容量的に結合可能である、請求項３に記載の計算装置。
【請求項６】
前記第３可変結合器は、
第７ジョセフソン接合と、第８ジョセフソン接合と、第９ジョセフソン接合と、を含み、
前記第７ジョセフソン接合は、第７端部及び第７他端部を含み、
前記第８ジョセフソン接合は、第８端部及び第８他端部を含み、
前記第９ジョセフソン接合は、第９端部及び第９他端部を含み、
前記第７端部は、前記第９端部と接続され、
前記第７他端部は、前記第８他端部と接続され、
前記第８端部は、前記第９他端部と接続され、
前記第５部分は、前記第７端部及び前記第９端部と接続され、
前記第６部分は、前記第８端部及び前記第９他端部と接続された、請求項５に記載の計算装置。
【請求項７】
素子部を備え、前記素子部は、
第１構造体であって、前記第１構造体は、第１基体と、前記第１基体に固定された第１量子ビットと、を含む、前記第１構造体と、
第２構造体であって、前記第２構造体は、第２基体と、前記第２基体に固定された第２量子ビットと、を含む、前記第２構造体と、
第１可変結合器であって、前記第１可変結合器は、第３基体と、前記第３基体に固定された第１部分と、前記第３基体に固定された第２部分と、を含み、前記第１部分は、前記第１量子ビットと容量的に結合可能であり、前記第２部分は、前記第２量子ビットと容量的に結合可能である、前記第１可変結合器と、
を含む、計算装置。
【請求項８】
前記第１可変結合器は、
第１ジョセフソン接合と、第２ジョセフソン接合と、第３ジョセフソン接合と、を含み、
前記第１ジョセフソン接合は、第１端部及び第１他端部を含み、
前記第２ジョセフソン接合は、第２端部及び第２他端部を含み、
前記第３ジョセフソン接合は、第３端部及び第３他端部を含み、
前記第１端部は、前記第３端部と接続され、
前記第１他端部は、前記第２他端部と接続され、
前記第２端部は、前記第３他端部と接続され、
前記第１部分は、前記第１端部及び前記第３端部と接続され、
前記第２部分は、前記第２端部及び前記第３他端部と接続された、請求項７に記載の計算装置。
【請求項９】
前記第１構造体は、前記第１基体に固定された第１導電部をさらに含み、
前記第１導電部は、前記第１量子ビットと容量的に結合可能であり、
前記第１導電部は、前記第１部分と電気的に接続され、
前記第２構造体は、前記第２基体に固定された第２導電部をさらに含み、
前記第２導電部は、前記第２量子ビットと容量的に結合可能であり、
前記第２導電部は、前記第２部分と電気的に接続された、請求項７または８に記載の計算装置。
【請求項１０】
前記第１構造体は、前記第１基体に固定された第１導電部をさらに含み、
前記第１導電部は、前記第１量子ビットと容量的に結合可能であり、
前記第１導電部は、前記第１部分と容量的に結合可能であり、
前記第２構造体は、前記第２基体に固定された第２導電部をさらに含み、
前記第２導電部は、前記第２量子ビットと容量的に結合可能であり、
前記第２導電部は、前記第２部分と容量的に結合可能である、請求項７または８に記載の計算装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、計算装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
例えば、複数の非線形素子を含む電子回路が計算装置に用いられる。電子回路及び計算装置において、特性の安定化が望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－２００４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定した特性が得られる計算装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、計算装置は、素子部を含む。前記素子部は、第１構造体及び第２構造体を含む。前記第１構造体は、第１基体と、前記第１基体に固定された第１量子ビットと、を含む。前記第２構造体は、第２基体と、前記第２基体に固定された第２量子ビットと、前記第２基体に固定された第１可変結合器と、を含む。前記第１可変結合器は、第１部分と、第２部分と、を含む。前記第１部分は、前記第１量子ビットと容量的に結合可能であり、前記第２部分は、前記第２量子ビットと容量的に結合可能である。
【図面の簡単な説明】
【０００６】
図１（ａ）及び図１（ｂ）は、第１実施形態に係る計算装置を例示する模式図である。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る計算装置を例示する模式的断面図である。
図３は、第１実施形態に係る計算装置を例示する模式図である。
図４は、第１実施形態に係る計算装置を例示する模式的斜視図である。
図５は、第１実施形態に係る計算装置を例示する模式的斜視図である。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る計算装置を例示する模式的断面図である。
図７（ａ）及び図７（ｂ）は、第２実施形態に係る計算装置を例示する模式図である。
図８は、第２実施形態に係る計算装置を例示する模式的平面図である。
図９は、第２実施形態に係る計算装置を例示する模式断面図である。
図１０は、第２実施形態に係る計算装置を例示する模式断面図である。
図１１は、第２実施形態に係る計算装置を例示する模式断面図である。
図１２は、実施形態に係る計算装置を例示する模式断面図である。
図１３は、実施形態に係る計算装置を例示する模式断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１（ａ）及び図１（ｂ）は、第１実施形態に係る計算装置を例示する模式図である。図１（ａ）は、平面図である。図１（ｂ）は、図１（ａ）のＡ１－Ａ２線断面図である。
図２（ａ）及び図２（ｂ）は、第１実施形態に係る計算装置を例示する模式的断面図である。
図２（ａ）は、図１（ａ）のＢ１－Ｂ２線断面図である。図２（ｂ）は、図１（ａ）のＢ３－Ｂ４線断面図である。
図１（ａ）に示すように、実施形態に係る計算装置１１０は、素子部１０Ｅを含む。
【０００９】
素子部１０Ｅは、第１構造体１１及び第２構造体１２を含む。第１構造体１１は、第１基体１１ｓと、第１量子ビット１１ｂを含む。第１量子ビット１１ｂは、第１基体１１ｓに固定される。１つの例において、第１量子ビット１１ｂは、第１量子ビットジョセフソン接合１１ｂＪを含む。例えば、第１量子ビット１１ｂは、第１量子ビットジョセフソン接合１１ｂＪ及び第１量子ビットキャパシタ１１ｂＣを含む。第１量子ビットジョセフソン接合１１ｂＪ及び第１量子ビットキャパシタ１１ｂＣは、並列に接続される。
【００１０】
第２構造体１２は、第２基体１２ｓと、第２量子ビット１２ｂと、第１可変結合器５０Ａと、を含む。第２量子ビット１２ｂは、第２基体１２ｓに固定される。１つの例において、第２量子ビット１２ｂは、第２量子ビットジョセフソン接合１２ｂＪを含む。例えば、第２量子ビット１２ｂは、第２量子ビットジョセフソン接合１２ｂＪ及び第２量子ビットキャパシタ１２ｂＣを含む。第２量子ビットジョセフソン接合１２ｂＪ及び第２量子ビットキャパシタ１２ｂＣは、並列に接続される。
（【００１１】以降は省略されています）

関連特許