特許ウォッチ

公開番号2025026059
公報種別公開特許公報(A)
公開日2025-02-21
出願番号2023131408
出願日2023-08-10
発明の名称半導体素子
出願人京セラ株式会社
代理人弁理士法人酒井国際特許事務所
主分類H10D 30/47 20250101AFI20250214BHJP()
要約【課題】GaN HEMTデバイスのインダクタンス及びインピーダンスを低減する半導体素子を実現すること。
【解決手段】半導体素子10は、2つ以上の半導体層12と、基板11と、を備え、少なくとも1つの半導体層12は、残りの半導体層12と、電流の流れる方向が対向方向である。
【選択図】図1
特許請求の範囲【請求項１】
２つ以上の半導体層と、
基板と、
を備え、
少なくとも１つの前記半導体層は、残りの前記半導体層と、電流の流れる方向が対向方向である、
半導体素子。
続きを表示（約 730 文字）【請求項２】
前記半導体層は、メサ構造を設ける、
請求項１に記載の半導体素子。
【請求項３】
前記メサ構造は、マスク開口部上に位置する、
請求項２に記載の半導体素子。
【請求項４】
前記半導体層の表面には、ドレインと、ソースと、ゲートとが配置されている、
請求項１に記載の半導体素子。
【請求項５】
電流の流れる方向が所定の方向である前記半導体層と、電流の流れる方向が所定の方向と対向方向である前記半導体層とは、１個ずつ交互に並んで配置される、
請求項１に記載の半導体素子。
【請求項６】
電流の流れる方向が所定の方向である１個の前記半導体層の隣には、電流の流れる方向が所定の方向と対向方向である前記半導体層が複数個並んで配置される、
請求項１に記載の半導体素子。
【請求項７】
電流の流れる方向が所定の方向である前記半導体層と、電流の流れる方向が所定の方向と対向方向である前記半導体層とは、複数個ずつ交互に並んで配置される、
請求項１に記載の半導体素子。
【請求項８】
前記半導体層の表面には、ドレインと、ソースと、ゲートとが複数組配置されている、
請求項１に記載の半導体素子。
【請求項９】
電流が流れる方向と直交する方向に並んだ前記半導体層は、ドレインの位置、ソースの位置、及び、ゲートの位置を合わせて配置する、
請求項８に記載の半導体素子。
【請求項１０】
前記半導体層は、ＧａＮ系半導体層である、
請求項１から９のいずれか一項に記載の半導体素子。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体素子に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１及び特許文献２には、ドレイン電極、ソース電極、ゲート電極を有するＧａＮ系の半導体素子に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－０６６３９８号公報
特開２０１１－０６６３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＧａＮＨＥＭＴデバイスは、電流は一方向のみに流れる。そのため、単一構造のＧａＮＨＥＭＴデバイスでは、電流が一方向のみに流れることによってインダクタンスの増加を招き、インピーダンスが高くなる可能性がある。そこで、インダクタンスの増加を軽減し、インピーダンスが低いデバイスが望まれる。
【課題を解決するための手段】
【０００５】
１つの態様に係る半導体素子は、２つ以上のＧａＮ系半導体層と、基板と、を備え、少なくとも１つの前記ＧａＮ系半導体層は、残りの前記ＧａＮ系半導体層と、電流の流れる方向が対向方向である。
【発明の効果】
【０００６】
本開示の１つの態様に係る半導体素子によれば、ＧａＮＨＥＭＴデバイスのインダクタンス及びインピーダンスを低減することができる。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態に係る半導体素子を示す概略図である。
図２は、第１実施形態に係る半導体素子を示す模式図である。
図３は、第１実施形態の変形例１に係る半導体素子を示す概略図である。
図４は、第１実施形態の変形例２に係る半導体素子を示す概略図である。
図５は、第２実施形態に係る半導体素子を示す模式図である。
図６は、第３実施形態に係る半導体素子を示す模式図である。
図７は、第４実施形態に係る半導体素子を示す模式図である。
図８は、第５実施形態に係る半導体素子を示す模式図である。
図９は、第６実施形態に係る半導体素子を示す模式図である。
図１０は、第７実施形態に係る半導体素子を示す模式図である。
図１１は、従来の半導体素子を示す概略図である。
図１２は、従来の半導体素子を示す模式図である。
【発明を実施するための形態】
【０００８】
以下に実施形態に係る半導体素子について説明する。以下、実施形態について図面を参照しながら説明するが、本発明は実施形態に限定されない。以下で説明する複数の実施形態の構成要素は、適宜組み合わせることができる。また、一部の構成要素を用いない場合もある。
【０００９】
［第１実施形態］
（半導体素子）
図１は、第１実施形態に係る半導体素子を示す概略図である。図２は、第１実施形態に係る半導体素子を示す模式図である。図２において、電流の流れる方向を、太い矢印で示す。以下の図においても同様である。半導体素子１の積層方向を上下方向とする。上下方向をｚ軸方向とする。積層方向と直交する一方向をｙ軸方向とする。積層方向と一方向の両方と直交する方向をｘ軸方向とする。実施形態では、ｙ軸方向は、電流が流れる方向である。以下の説明においては、一例として半導体素子１がＴＭＢＳ構造を有するものとして説明する。半導体素子１は、基板１１と、半導体層２１と、裏面電極３１と、ショットキー電極４１と、絶縁膜５１と、フィールドプレート６１とを備える。
【００１０】
半導体素子１０は、ＧａＮＨＥＭＴ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）である。半導体素子１０は、基板１１と、半導体層（ＧａＮ系半導体層）１２とを備える。半導体素子１０は、半導体層１２の表面１２ａ上に、ソース１３と、ドレイン１４と、ゲート１５とを備える。
（【００１１】以降は省略されています）

関連特許