特許ウォッチ

公開番号2025026228
公報種別公開特許公報(A)
公開日2025-02-21
出願番号2023138443
出願日2023-08-10
発明の名称集積回路
出願人個人
代理人
主分類H10D 84/83 20250101AFI20250214BHJP()
要約【課題】従来の横型ゲートアラウンド型トランジスタ(GAA)のみ、あるいは縦型GAAの構成では実現できなかったトランジスタの直列及び並列及び両者を複合した分岐の存在する複雑な構成による論理回路が実現し、本発明を用いたロジックLSI全体の高速、低コストな特性を実現する。
【解決手段】同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型FETにおいて、前記複数個の横型FETのゲート電極204を絶縁膜207を介して縦方向に積層し、複数個の横型FETの縦方向のソース、ドレイン電極206の接続を、隣接した上下の横型FETのソース及びドレイン電極部分に配置された縦型FETにより実現される積層構造によって実現される論理回路によって構成されるロジックLSIにより実現した。
【選択図】図11
特許請求の範囲【請求項１】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層し、前記複数個の横型ＦＥＴの縦方向のソース、ドレイン電極の接続を、前記隣接した上下の横型ＦＥＴのソース及びドレイン電極部分に配置された縦型ＦＥＴにより実現される積層構造によって実現される論理回路を多数集積する事を特徴とする集積回路。
続きを表示（約 370 文字）【請求項２】
前記請求項１記載の集積回路において、前記横型ＦＥＴ及び縦型ＦＥＴとして、４側面をチャネルに用いるゲートアラウンド型を用いる事を特徴とする特許請求項第１項記載の集積回路。
【請求項３】
前記請求項１記載ないし第２項記載の集積回路において、前記横型ＦＥＴ及び縦型ＦＥＴとして、閾値電圧等でプログラム可能な素子を使用する事を特徴とする特許請求項第１項ないし第２項記載の集積回路。
【請求項４】
前記請求項１記載ないし第２項ないし第３項記載の集積回路において、前記前記積層された横型及び縦型ＦＥＴによって実現される論理回路は、更に新たな横型ＦＥＴにより左右前後方向に隣接した積層された横型及び縦型ＦＥＴと接続されていることを特徴とする特許請求項第１項ないし第２項ないし第３項記載の集積回路。

発明の詳細な説明【技術分野】
【０００１】
ゲートオールアラウンド型横型及び縦型トランジスタを用いた集積回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＬＳＩは過去ムーアの法則にしたがって平面型トランジスタの微細化が進み、大容量化、低コスト化、高速化、低消費電力化が着実に進められてきた。
【０００３】
その結果ロジックＬＳＩの代表であるＭＰＵでは１０億個以上の平面型トランジスタを用いたＧＨｚ動作が実現され、メモリＬＳＩの中で最も大容量化が進んだ平面型トランジスタを用いたＮＡＮＤ型フラッシュメモリでは６４Ｇｂｉｔまで大容量化が進められている（文献１）。
【０００４】
しかしながらこの平面型トランジスタの微細化もショートチャネル効果等のため近年限界に近付いている。
【０００５】
過去平面型トランジスタの微細化が難しい問題を解決するため、４側面をチャネルに使用できるトランジスタが提案されている。４側面をチャネルに使用できるトランジスタのうち横型トランジスタはゲートアラウンド型トランジスタ（以後横型ＧＡＡと略す）と呼ばれ、縦型トランジスタはＧＡＡもしくはサラウディングゲートトランジスタ（以後縦型ＧＡＡもしくはＳＧＴと略す）と呼ばれている。
【０００６】
前記横型ＧＡＡではソースとドレイン電極が同じ平面上に配置されている。そのため複数の縦方向に積層された横型ＧＡＡのソース電極を縦方向に共通化出来（同様にドレイン電極も共通化できる）容易に積層された横型ＧＡＡの並列接続が実現できる。それに対して縦型ＧＡＡでは、ソースとドレイン電極が同一平面上でなく縦方向に接続されているため、縦型ＧＡＡを縦方向に接続すると容易に直列接続が実現できる。
【０００７】
それに対し横型ＧＡＡを積層しても直列接続は実現ない。また横型ＧＡＡを積層しても並列接続は実現できない。実際に大規模なロジックＬＳＩでは、回路はトランジスタの直列及び並列及び両者を複合した分岐の存在する複雑なトランジスタの組み合わせで構成されているため、大規模なロジックＬＳＩを積層型横型ＧＡＡのみ、あるいは積層型縦型ＧＡＡのみで構成する事は出来ない問題があった。
【０００８】
高速特性を犠牲にせずに、パターン面積が小さい安価なロジックＬＳＩを実現するため、積層型横型ＧＡＡ及び積層型縦型ＧＡＡは有力な候補であるが、どちらかだけではトランジスタの直列及び並列及び両者を複合した分岐の存在する複雑な接続特性を具備した論理回路によって構成されたロジックＬＳＩを実現できない問題が有った。
【文献１】
【】
Ｍ．Ｓａｋｏｅｔａｌ，” ＡＬｏｗ－Ｐｏｗｅｒ６４ＧｂＭＬＣＮＡＮＤ－ＦｌａｓｈＭｅｍｏｒｙｉｎ１５ｎｍＣＭＯＳＴｅｃｈｎｏｌｏｇｙ”，ＩＳＳＣＣＤｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１５．
【発明の概要】
【】
【発明が解決しようとしている課題】
【０００９】
高速特性を犠牲にせずに、パターン面積が小さい安価なロジックＬＳＩを実現するため、積層型横型ＧＡＡ及び積層型縦型ＧＡＡは有力な候補であるが、どちらかだけではトランジスタの直列及び並列及び両者を複合した分岐の存在する複雑な接続特性を具備した論理回路によって構成されたロジックＬＳＩを実現できない問題が有った。つまり過去、高速特性を犠牲にせずパターン面積が小さい積層型ＧＡＡを用いたロジックＬＳＩは現時点では提案されていない。
【課題を解決するための手段】
【０００１０】
同一平面上の同じ位置に縦方向に積層したチャネル部分の導電型が同じ複数の横型ＦＥＴにおいて、前記複数個の横型ＦＥＴのゲート信号電極を絶縁膜を介して縦方向に積層し、前記複数個の横型ＦＥＴの縦方向のソース、ドレイン電極の接続を、前記隣接した上下の横型ＦＥＴのソース及びドレイン電極部分に配置された縦型ＦＥＴにより実現される積層構造によって実現される論理回路によって構成されるロジックＬＳＩにより実現した。
【発明の効果】
（【００１１】以降は省略されています）

関連特許