特許ウォッチ

公開番号2025067950
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2025020766,2021547980
出願日2025-02-12,2020-09-15
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 43/27 20230101AFI20250417BHJP()
要約【課題】記憶容量の大きい半導体装置を提供する。
【解決手段】第1乃至第6絶縁体と、第1乃至第3導電体と、第1乃至第3材料層と、を有する半導体装置である。第1導電体には、第1絶縁体と、第1材料層と、が重畳している。第1材料層の第1領域には、第2材料層と、第2導電体と、第2絶縁体と、第3絶縁体と、が重畳している。第3材料層は、第1材料層の第2領域と、第2材料層と第2導電体と第2絶縁体と第3絶縁体のそれぞれの上面と、を含む領域に位置し、第4絶縁体は、第3材料層上に位置し、第6絶縁体は、第4絶縁体上に位置し、第5絶縁体は、第6絶縁体上に位置する。第3導電体は、第1材料層の第2領域と重畳する第5絶縁体上に位置する。第1乃至第3材料層は、インジウム、元素M(Mはアルミニウム、ガリウム、スズ、又はチタン)、亜鉛を含む酸化物を有する。
【選択図】図1
特許請求の範囲【請求項１】
柱状形状を有し、且つトランジスタの第１のゲート電極としての機能を有する第１導電体と、
平面視において、前記第１導電体の周縁を囲む領域を有する第１絶縁体と、
平面視において、前記第１絶縁体の周縁を囲む領域を有し、且つ前記トランジスタのチャネル形成領域を有する酸化物半導体と、
平面視において、前記酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２導電体と、
平面視において、前記酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能を有する第３導電体と、
平面視において、前記酸化物半導体の周縁を囲む領域を有し、且つ酸素とシリコンとを有する第２絶縁体と、
平面視において、前記第２絶縁体の周縁を囲む領域を有し、且つ窒素とシリコンとを有する第３絶縁体と、
平面視において、前記第２絶縁体及び前記第３絶縁体を介して前記酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタの第２のゲート電極としての機能を有する第４導電体と、を有し、
断面視において、前記第２導電体と、前記第３導電体と、は、互いに離間して配置され、
断面視において、前記第２絶縁体は、前記第２導電体と、前記第３導電体との間に位置する領域を有し、
断面視において、前記第３絶縁体は、前記第２導電体と、前記第３導電体との間に位置する領域を有する、半導体装置。
続きを表示（約 880 文字）【請求項２】
柱状形状を有し、且つトランジスタの第１のゲート電極としての機能を有する第１導電体と、
平面視において、前記第１導電体の周縁を囲む領域を有する第１絶縁体と、
平面視において、前記第１絶縁体の周縁を囲む領域を有し、且つ前記トランジスタのチャネル形成領域を有する第１酸化物半導体と、
平面視において、前記第１酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２導電体と、
平面視において、前記第１酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能を有する第３導電体と、
平面視において、前記第１酸化物半導体の周縁を囲む領域を有する第２酸化物半導体と、
平面視において、前記第２酸化物半導体の周縁を囲む領域を有し、且つ酸素とシリコンとを有する第２絶縁体と、
平面視において、前記第２絶縁体の周縁を囲む領域を有し、且つ窒素とシリコンとを有する第３絶縁体と、
平面視において、前記第２酸化物半導体、前記第２絶縁体及び前記第３絶縁体を介して前記第１酸化物半導体の周縁を囲む領域を有し、且つ前記トランジスタの第２のゲート電極としての機能を有する第４導電体と、を有し、
断面視において、前記第２導電体と、前記第３導電体と、は、互いに離間して配置され、
断面視において、前記第２酸化物半導体は、前記第２導電体と、前記第３導電体との間に位置する領域を有し、
断面視において、前記第２絶縁体は、前記第２導電体と、前記第３導電体との間に位置する領域を有し、
断面視において、前記第３絶縁体は、前記第２導電体と、前記第３導電体との間に位置する領域を有する、半導体装置。
【請求項３】
請求項２において、
平面視において、前記第１酸化物半導体と前記第２導電体との間に位置する領域を有する、第３酸化物半導体を有する、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置、記憶装置、及び電子機器に関する。
続きを表示（約 3,200 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、動作方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
【背景技術】
【０００３】
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（ＣＰＵ）、グラフィクスプロセシングユニット（ＧＰＵ）、記憶装置、センサなどの電子部品が用いられており、当該電子部品は、微細化、及び低消費電力など様々な面で改良が進んでいる。
【０００４】
特に、上述した電子機器などにおいて扱われているデータ量は増加しており、記憶容量の大きい記憶装置が求められている。記憶容量を大きくする手段として、例えば、特許文献１では、チャネル形成領域として金属酸化物を用いた３次元構造のＮＡＮＤメモリ素子が開示されている。
【先行技術文献】
【特許文献】
【０００５】
米国特許出願公開第２０１６／１４９００４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
メモリ素子などを構成するトランジスタの半導体層は、チャネル形成領域と、低抵抗領域と、に分けられる。特に、３次元構造のＮＡＮＤメモリの半導体層として金属酸化物を用いる場合、当該金属酸化物の低抵抗領域を如何に形成するかが重要となっている。トランジスタの半導体層として用いる金属酸化物において、キャリア濃度の低い（又は、本明細書等では、真性、実質的に真性などと言い換えて記載する場合がある。）領域がチャネル形成領域として機能し、キャリア濃度の高い領域が低抵抗領域として機能する。そのため、半導体層として金属酸化物を用いた３次元構造のＮＡＮＤメモリの作製では、チャネル形成領域と低抵抗領域との作り分けが課題となる。また、チャネル形成領域と低抵抗領域とを作り分けた後は、チャネル形成領域におけるキャリア濃度が不純物などの拡散によって変化しないように、チャネル形成領域にバリア性の高い膜を成膜することが好ましい。また、ＮＡＮＤメモリのデータ容量の大きくするには、チャネル形成領域、及び低抵抗領域のそれぞれを小さく作り分けて、１個のストリングあたりのセルトランジスタ数を増やすことが好ましい。なお、セルトランジスタとは、メモリセルの一例であって、データの保存が可能な構造のトランジスタなどを含むものとする。
【０００７】
本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。又は、本発明の一態様は、データ容量の大きい半導体装置を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置を適用することを課題の一とする。又は、本発明の一態様は、当該記憶装置を有する電子機器を提供することを課題の一とする。
【０００８】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【０００９】
（１）
本発明の一態様は、柱状の第１導電体と、第２導電体と、第３導電体と、第１絶縁体と、第２絶縁体と、第３絶縁体と、第４絶縁体と、第５絶縁体と、第６絶縁体と、第１材料層と、第２材料層と、第３材料層と、を有する半導体装置である。また、第１材料層は、第１領域と、第２領域と、を有する。第１絶縁体は、第１導電体に隣接するように位置し、第１材料層は、第１絶縁体に隣接するように位置している。第２材料層は、第１材料層の第１領域に隣接するように位置し、第２導電体は、第２材料層に隣接するように位置し、第２絶縁体は、第２導電体に隣接するように位置し、第３絶縁体は、第２絶縁体に隣接するように位置している。第３材料層は、第２材料層と、第２導電体と、第２絶縁体と、第３絶縁体と、第１材料層の第２領域と、を覆うように位置し、第４絶縁体は、第３材料層に隣接するように位置し、第６絶縁体は、第４絶縁体に隣接するように位置し、第５絶縁体は、第６絶縁体に隣接するように位置し、第３導電体は、第５絶縁体に隣接し、かつ第１材料層の第１領域に重畳する領域に位置している。また、第２絶縁体は、第２導電体への酸素の拡散を防ぐバリア絶縁膜として機能し、第４絶縁体は、トンネル絶縁膜として機能し、第６絶縁体は、電荷蓄積層として機能し、第５絶縁体は、ゲート絶縁膜として機能する。第１材料層は、インジウム、元素Ｍ（Ｍはアルミニウム、ガリウム、スズ、又はチタン）、亜鉛を含む酸化物を有し、第２材料層は、インジウム、元素Ｍ、亜鉛を含む酸化物を有し、第３材料層は、インジウム、元素Ｍ、亜鉛を含む酸化物を有する。
【００１０】
（２）
本発明の一態様は、柱状の第１導電体と、第２導電体と、第３導電体と、第４導電体と、第１絶縁体と、第２絶縁体と、第３絶縁体と、第４絶縁体と、第５絶縁体と、第１材料層と、第２材料層と、第３材料層と、を有する半導体装置である。また、第１材料層は、第１領域と、第２領域と、を有する。第１絶縁体は、第１導電体に隣接するように位置し、第１材料層は、第１絶縁体に隣接するように位置し、第２材料層は、第１材料層の第１領域に隣接するように位置し、第２導電体は、第２材料層に隣接するように位置し、第２絶縁体は、第２導電体に隣接するように位置し、第３絶縁体は、第２絶縁体に隣接するように位置している。第３材料層は、第２材料層と、第２導電体と、第２絶縁体と、第３絶縁体と、第１材料層の第２領域と、を覆うように位置し、第４絶縁体は、第３材料層に隣接するように位置し、第４導電体は、第４絶縁体に隣接し、かつ第１材料層の第１領域に重畳する領域に位置し、第５絶縁体は、第４導電体と、第４絶縁体を覆うように位置し、第３導電体は、第５絶縁体に隣接し、かつ第１材料層の第１領域に重畳する領域に位置している。また、第２絶縁体は、第２導電体への酸素の拡散を防ぐバリア絶縁膜として機能し、第４絶縁体は、トンネル絶縁膜として機能し、第４導電体は、フローティングゲート電極として機能し、第５絶縁体は、ゲート絶縁膜として機能する。第１材料層は、インジウム、元素Ｍ（Ｍはアルミニウム、ガリウム、スズ、又はチタン）、亜鉛を含む酸化物を有し、第２材料層は、インジウム、元素Ｍ、亜鉛を含む酸化物を有し、第３材料層は、インジウム、元素Ｍ、亜鉛を含む酸化物を有する。
（【００１１】以降は省略されています）

関連特許