特許ウォッチ

公開番号2025068835
公報種別公開特許公報(A)
公開日2025-04-30
出願番号2023178867
出願日2023-10-17
発明の名称光デバイスおよびその製造方法
出願人豊田合成株式会社
代理人弁理士法人あいち国際特許事務所
主分類H10H 20/825 20250101AFI20250422BHJP()
要約【課題】発光効率の低下が抑制された光デバイスの製造方法を提供する。
【解決手段】III族窒化物半導体を用いた光デバイスの製造方法において、基板上に、n型層、第1活性層、中間層、第2活性層、第1p型層をMOCVD法によって形成する工程と、第1p型層側から中間層に達する深さの溝を形成する溝形成工程と、溝の底面に露出する中間層上に、III族窒化物半導体からなる電子ブロック層をスパッタによって形成する電子ブロック層形成工程と、電子ブロック層上に、III族窒化物半導体からなる半導体層をスパッタによって形成する半導体層形成工程と、半導体層にp型不純物をイオン注入して熱処理することにより半導体層をp型化して第2p型層を形成する第2p型層形成工程と、を有する。
【選択図】図1

特許請求の範囲【請求項１】
ＩＩＩ族窒化物半導体を用いた光デバイスの製造方法において、
基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層をＭＯＣＶＤ法によって形成するｎ型層形成工程と、
前記ｎ型層上に、所定のバンドギャップエネルギーの第１活性層をＭＯＣＶＤ法によって形成する第１活性層形成工程と、
前記第１活性層上に、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層をＭＯＣＶＤ法によって形成する中間層形成工程と、
前記中間層上に、前記第１活性層とは異なるバンドギャップエネルギーの第２活性層をＭＯＣＶＤ法によって形成する第２活性層形成工程と、
前記第２活性層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層をＭＯＣＶＤ法によって形成する第１ｐ型層形成工程と、
前記第１ｐ型層側から前記中間層に達する深さの溝を形成する溝形成工程と、
前記溝の底面に露出する前記中間層上に、ＩＩＩ族窒化物半導体からなる電子ブロック層をスパッタによって形成する電子ブロック層形成工程と、
前記電子ブロック層上に、ＩＩＩ族窒化物半導体からなる半導体層をスパッタによって形成する半導体層形成工程と、
前記半導体層にｐ型不純物をイオン注入して熱処理することにより前記半導体層をｐ型化して第２ｐ型層を形成する第２ｐ型層形成工程と、を有する、光デバイスの製造方法。
続きを表示（約 990 文字）【請求項２】
前記半導体層形成工程は、前記第１ｐ型層上にも前記半導体層を形成する、請求項１に記載の光デバイスの製造方法。
【請求項３】
前記半導体層形成工程後、前記半導体層のうち第２活性層および前記中間層と接する領域にイオン注入して高抵抗領域を形成する、請求項１または請求項２に記載の光デバイスの製造方法。
【請求項４】
前記電子ブロック層形成工程は、前記電子ブロック層を形成する前にプラズマガスをウェハに照射し、ウェハ表面の不純物を除去する工程を含む、請求項１に記載の光デバイスの製造方法。
【請求項５】
前記第２ｐ型層形成工程は、前記電子ブロック層にｐ型不純物をイオン注入して熱処理することにより前記電子ブロック層をｐ型化する工程を含む、請求項１に記載の光デバイスの製造方法。
【請求項６】
前記光デバイスは、発光素子である、請求項１に記載の光デバイスの製造方法。
【請求項７】
前記光デバイスは、受光素子である、請求項１に記載の光デバイスの製造方法。
【請求項８】
前記光デバイスは、太陽電池である、請求項１に記載の光デバイスの製造方法。
【請求項９】
ＩＩＩ族窒化物半導体を用いた光デバイスにおいて、
基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層と、
前記ｎ型層上に設けられ、所定のバンドギャップエネルギーの第１活性層と、
前記第１活性層上に設けられ、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第１活性層とは異なるバンドギャップエネルギーの第２活性層と、
前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と、
前記第１ｐ型層側から前記中間層に達する深さの溝と、
前記溝の底面に露出する前記中間層上に設けられ、ＩＩＩ族窒化物半導体からなる電子ブロック層と、
前記電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ型層と、を有し、
前記中間層と前記電子ブロック層との界面におけるＯおよびＳｉの濃度が１×１０
１６
ｃｍ
－３
以下である、光デバイス。

発明の詳細な説明【技術分野】
【０００１】
本発明は、光デバイスおよびその製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
近年、ディスプレイの高精細化が求められており、１ピクセルを１～１００μｍオーダーの微細なＬＥＤとするマイクロＬＥＤディスプレイが注目されている。フルカラーとする方式は各種知られているが、たとえば青、緑、赤の各色を発光する３つの活性層を同一基板上に順に積層する方式が知られている。
【先行技術文献】
【特許文献】
【０００３】
特許第５８５４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
青、緑、赤の各色を発光する３つの活性層を同一基板上に順に積層する方式では、一旦結晶成長を終了して成長炉からウェハを取り出し、溝を形成した後にウェハを再び成長炉に入れてｐ型層を再成長させる工程が必要になる。
【０００５】
しかし、発明者らの検討により、この工程でウェハが不純物によって汚染され、不純物がドナーとなり再成長界面に意図しないｎ型層が形成されてしまうことが分かった。すると活性層がｎ型層に挟まれる形となり、発光効率が低下してしまう。
【０００６】
本発明は、かかる背景に鑑みてなされたものであり、発光効率の低下が抑制された光デバイスおよびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明の一態様は、
ＩＩＩ族窒化物半導体を用いた光デバイスの製造方法において、
基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層をＭＯＣＶＤ法によって形成するｎ型層形成工程と、
前記ｎ型層上に、所定のバンドギャップエネルギーの第１活性層をＭＯＣＶＤ法によって形成する第１活性層形成工程と、
前記第１活性層上に、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層をＭＯＣＶＤ法によって形成する中間層形成工程と、
前記中間層上に、前記第１活性層とは異なるバンドギャップエネルギーの第２活性層をＭＯＣＶＤ法によって形成する第２活性層形成工程と、
前記第２活性層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層をＭＯＣＶＤ法によって形成する第１ｐ型層形成工程と、
前記第１ｐ型層側から前記中間層に達する深さの溝を形成する溝形成工程と、
前記溝の底面に露出する前記中間層上に、ＩＩＩ族窒化物半導体からなる電子ブロック層をスパッタによって形成する電子ブロック層形成工程と、
前記電子ブロック層上に、ＩＩＩ族窒化物半導体からなる半導体層をスパッタによって形成する半導体層形成工程と、
前記半導体層にｐ型不純物をイオン注入して熱処理することにより前記半導体層をｐ型化して第２ｐ型層を形成する第２ｐ型層形成工程と、を有する、光デバイスの製造方法にある。
【０００８】
本発明の他の態様は、
ＩＩＩ族窒化物半導体を用いた光デバイスにおいて、
基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ型層と、
前記ｎ型層上に設けられ、所定のバンドギャップエネルギーの第１活性層と、
前記第１活性層上に設けられ、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第１活性層とは異なるバンドギャップエネルギーの第２活性層と、
前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ型層と、
前記第１ｐ型層側から前記中間層に達する深さの溝と、
前記溝の底面に露出する前記中間層上に設けられ、ＩＩＩ族窒化物半導体からなる電子ブロック層と、
前記電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ型層と、を有し、
前記中間層と前記電子ブロック層との界面におけるＯおよびＳｉの濃度が１×１０
１５
ｃｍ
－３
以下である、光デバイスにある。
【発明の効果】
【０００９】
上記態様によれば、電子ブロック層、第２ｐ型層をスパッタにより形成しているため、中間層と電子ブロック層との界面の不純物を十分に低減することができる。そのため、発光効率の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
実施形態における発光素子の構成を示した断面図であって、基板主面に垂直な方向での断面。
実施形態における発光素子の製造工程を示した図。
実施形態における発光素子の製造工程を示した図。
実施形態における発光素子の製造工程を示した図。
実施形態における発光素子の製造工程を示した図。
実施形態の変形形態１における発光素子の構成を示した断面図であって、基板主面に垂直な方向での断面。
実施形態の変形形態２における発光素子の構成を示した断面図であって、基板主面に垂直な方向での断面。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許