特許ウォッチ

公開番号2025069350
公報種別公開特許公報(A)
公開日2025-04-30
出願番号2025016739,2023511347
出願日2025-02-04,2022-03-29
発明の名称撮像素子
出願人株式会社ニコン
代理人個人,個人,個人
主分類H10F 39/18 20250101AFI20250422BHJP()
要約【課題】イメージセンサから外部の回路等へ送出する画像のデータが多くなるほど、イメージセンサからデータを出力する処理の時間が長くなってしまう。
【解決手段】撮像素子3は、光電変換された電荷に基づく信号を出力する複数の画素を有する第1基板111と、複数の画素のうち、少なくとも第1画素から出力された第1信号と、第1画素から、第1信号の後に出力された第2信号とをデジタル信号に変換するA/D変換部を有する第2基板112と、A/D変換部で第1信号からデジタル信号に変換された第1デジタル信号を用いて得られた第1評価値と、A/D変換部で第2信号からデジタル信号に変換された第2デジタル信号を用いて得られた第2評価値とに基づいて、第1デジタル信号と第2デジタル信号とのうち、少なくとも一方のデジタル信号を出力するように制御する演算部を有する第3基板113と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
光電変換された電荷に基づく信号を出力する複数の画素を有する第１基板と、
前記複数の画素のうち、少なくとも第１画素から出力された第１信号と、前記第１画素から、前記第１信号の後に出力された第２信号とをデジタル信号に変換する第１変換部を有する第２基板と、
前記第１変換部で前記第１信号からデジタル信号に変換された第１デジタル信号を用いて得られた第１評価値と、前記第１変換部で前記第２信号からデジタル信号に変換された第２デジタル信号を用いて得られた第２評価値とに基づいて、前記第１デジタル信号と前記第２デジタル信号とのうち、少なくとも一方のデジタル信号を出力するように制御する演算部を有する第３基板と
を備える撮像素子。

発明の詳細な説明【技術分野】
【０００１】
本発明は、撮像素子に関する。
本願は、２０２１年３月３１日に出願された日本国特願２０２１－０６１１４８号に基づき優先権を主張し、その内容をここに援用する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
イメージセンサで撮像された画像のデータは、画像処理エンジンと呼ばれる外部の回路等で画像処理が行われる。イメージセンサから外部の回路等へ送出する画像のデータが多くなるほど、イメージセンサからデータを出力する処理の時間が長くなってしまう。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－３００９７号公報
【発明の概要】
【０００４】
本発明に係る第１の態様による撮像素子は、光電変換された電荷に基づく信号を出力する複数の画素を有する第１基板と、前記複数の画素のうち、少なくとも第１画素から出力された第１信号と、前記第１画素から、前記第１信号の後に出力された第２信号とをデジタル信号に変換する第１変換部を有する第２基板と、前記第１変換部で前記第１信号からデジタル信号に変換された第１デジタル信号を用いて得られた第１評価値と、前記第１変換部で前記第２信号からデジタル信号に変換された第２デジタル信号を用いて得られた第２評価値とに基づいて、前記第１デジタル信号と前記第２デジタル信号とのうち、少なくとも一方のデジタル信号を出力するように制御する演算部を有する第３基板とを備える。
【図面の簡単な説明】
【０００５】
実施の形態に係る撮像装置の構成を例示するブロック図である。
撮像素子の断面構造を例示する図である。
撮像素子における第１基板～第４基板の各層の構成を例示するブロック図である。
第１の実施の形態に係る撮像素子と画像処理エンジンとの間のデータの受け渡しを説明する模式図である。
撮像素子によって撮像される撮影範囲を説明する図である。
図６（ａ）は、半押し操作時に取得された画像を例示する図である。図６（ｂ）～図６（ｅ）は、全押し操作中に取得された画像を例示する図である。図６（ｆ）～図６（ｉ）は、それぞれ図６（ｂ）～図６（ｅ）に例示する画像の撮像時に焦点検出用の光電変換部を有する画素で取得された、上記一対の像の像ずれ量を模式的に示す図である。
第２の実施の形態に係る撮像素子と画像処理エンジンとの間のデータの受け渡しを説明する模式図である。
図８（ａ）は、半押し操作時に取得された画像を例示する図である。図８（ｂ）～図８（ｅ）は、全押し操作中に取得された画像を例示する図である。図８（ｆ）～図８（ｉ）は、それぞれ図８（ｂ）～図８（ｅ）に例示する画像の撮像時に焦点検出用の光電変換部を有する画素で取得された、上記一対の像の像ずれ量を模式的に示す図である。
第３の実施の形態に係る撮像素子と画像処理エンジンとの間のデータの受け渡しを説明する模式図である。
図１０（ａ）は、半押し操作時に取得された画像を例示する図である。図１０（ｂ）～図１０（ｅ）は、全押し操作中に取得された画像を例示する図である。図１０（ｆ）は、図１０（ｂ）および図１０（ｃ）に例示する画像のデータの差分を模式的に示す図、図１０（ｇ）は、図１０（ｃ）および図１０（ｄ）に例示する画像のデータの差分を模式的に示す図、図１０（ｈ）は、図１０（ｄ）および図１０（ｅ）に例示する画像のデータの差分を模式的に示す図である。
演算部の構成を例示する図である。
【発明を実施するための形態】
【０００６】
以下、図面を参照して発明を実施するための形態について説明する。
（第１の実施の形態）
＜撮像装置の構成＞
図１は、実施の形態に係る撮像素子を搭載する撮像装置の構成を例示するブロック図である。撮像装置１は、撮影光学系２、撮像素子３、および制御部４を備え、メモリカード等の記憶媒体５が装脱可能に構成される。撮像装置１は、例えばカメラである。撮影光学系２は、撮像素子３上に被写体像を結像する。撮像素子３は、撮影光学系２により結像される被写体像を撮像して画像信号を生成する。撮像素子３は、例えばＣＭＯＳイメージセンサである。制御部４は、撮像素子３の動作を制御するための制御信号を撮像素子３に出力する。制御部４はさらに、撮像素子３から出力された画像信号に対して各種の画像処理を施し、画像データを生成する画像生成部として機能する。記憶媒体５には、生成された画像データが所定のファイル形式で記録される。
なお、撮影光学系２は、撮像装置１から着脱可能に構成してもよい。
【０００７】
＜撮像素子の断面構造＞
図２は、図１の撮像素子３の断面構造を例示する図である。図２に示す撮像素子３は、裏面照射型の撮像素子である。撮像素子３は、第１基板１１１と、第２基板１１２と、第３基板１１３と、第４基板１１４とを備える。第１基板１１１、第２基板１１２、第３基板１１３および第４基板１１４は、それぞれ半導体基板等により構成される。第１基板１１１は、配線層１４０と配線層１４１を介して第２基板１１２に積層される。第２基板１１２は、配線層１４２と配線層１４３を介して第３基板１１３に積層される。第３基板１１３は、配線層１４４と配線層１４５を介して第４基板１１４に積層される。
【０００８】
白抜き矢印で示す入射光Ｌは、Ｚ軸プラス方向へ向かって入射する。また、座標軸に示すように、Ｚ軸に直交する紙面右方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。撮像素子３は、入射光Ｌが入射する方向に、第１基板１１１と第２基板１１２と第３基板１１３と第４基板１１４とが積層されている。
【０００９】
撮像素子３はさらに、マイクロレンズ層１０１、カラーフィルタ層１０２、パッシベーション層１０３を有する。これらのパッシベーション層１０３、カラーフィルタ層１０２およびマイクロレンズ層１０１は、第１基板１１１に順次積層されている。
マイクロレンズ層１０１は、複数のマイクロレンズＭＬを有する。マイクロレンズＭＬは、入射した光を後述する光電変換部に集光する。カラーフィルタ層１０２は、複数のカラーフィルタＦを有する。パッシベーション層１０３は、窒化膜や酸化膜で構成される。
【００１０】
第１基板１１１、第２基板１１２、第３基板１１３、および第４基板１１４は、それぞれゲート電極やゲート絶縁膜が設けられる第１面１０５ａ、１０６ａ、１０７ａ、１０８ａと、第１面とは異なる第２面１０５ｂ、１０６ｂ、１０７ｂ、１０８ｂとを有する。また、第１面１０５ａ、１０６ａ、１０７ａ、１０８ａには、それぞれトランジスタ等の各種素子が設けられる。第１基板１１１の第１面１０５ａ、第２基板１１２の第１面１０６ａ、第３基板１１３の第１面１０７ａ、および第４基板１１４の第１面１０８ａには、それぞれ配線層１４０、１４１、１４４、１４５が積層して設けられる。また、第２基板１１２の第２面１０６ｂおよび第３基板１１３の第２面１０７ｂには、それぞれ配線層（基板間接続層）１４２、１４３が積層して設けられる。配線層１４０～配線層１４５は、導体膜（金属膜）および絶縁膜を含む層であり、それぞれ複数の配線やビアなどが配置される。
（【００１１】以降は省略されています）

関連特許