特許ウォッチ

公開番号2025078139
公報種別公開特許公報(A)
公開日2025-05-20
出願番号2023190489
出願日2023-11-08
発明の名称FIN TFT電極基板
出願人個人
代理人個人
主分類H10D 30/67 20250101AFI20250513BHJP()
要約【課題】本発明は、バックゲート電極をTFT電極基板の下部に配置し、そのバックゲート電極に固定バイアスを印加して使うことで、効果的にリーク電流を低減させることが可能なバックゲート構造のFIN TFT電極基板を提供することを課題とする。
【解決手段】
本発明にかかるバックゲート構造のFIN TFT電極基板は、基板に配置されたバックゲート電極上に、ゲート絶縁膜を挟んで、チャネル方向に伸びる複数の細い線状のチャネルが配置されたチャネル半導体層が、上部ゲートによって覆われたトップゲート構造を有することを特徴とする。
【選択図】図1

特許請求の範囲【請求項１】
基板に配置されたバックゲート電極上に、
ゲート絶縁膜を挟んで、チャネル方向に伸びる複数の細い線状のチャネルが配置されたチャネル半導体層が、
上部ゲートによって覆われたトップゲート構造を有する
ことを特徴とするFIN TFT電極基板。
続きを表示（約 510 文字）【請求項２】
前記チャネルは、
Si、SiGe若しくはGeなどのIV族半導体からなり、
前記チャネル半導体層は、
多結晶相若しくは単結晶相からなる、
ことを特徴とする請求項１記載のFIN TFT電極基板。
【請求項３】
前記基板は、
ガラス、樹脂、石英、サファイア、Siウエハ、SiSOIのいずれかからなる、
ことを特徴とする請求項１記載のFIN TFT電極基板。
【請求項４】
前記基板は、
SiウエハまたはSi SOIの場合、
基板の面方位を引き継ぐ、ラテラルに成長した３D構造のSi LSIからなる、
ことを特徴とする請求項１または３記載のFIN TFT電極基板。
【請求項５】
基板にバックゲート電極を配置し、
バックゲート電極上に、ゲート絶縁膜を挟んで、チャネル方向に伸びる複数の細い線状のチャネル半導体層を配置し、
チャネル半導体層を、上部ゲートによって覆う
ことを特徴とする、
トップゲート構造を有するFIN TFT電極基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、バックゲート構造を有するFIN TFT電極基板に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、キャリア移動度値は比較的小さいが、リーク電流が非常に低くできる金属酸化物（Ox.）TFTの研究開発がポリSi TFT (LTPS TF)と同様に進んでいる。
低消費電力化が求められるアップルウォッチやスマホ（スマート携帯電話）などにおいては、LTPS TFTで構成される回路の一部にOx.TFTを用いたLTPSと酸化物TFTを同時にガラス基板上につくり込むLTPO（LowTemperaturePolySiandOxide）TFTプロセスが採用されるなど、LTPO TFTの研究開発が活発化している。
一方、Si LSIでは、数nｍレベルの超微細化がすすみ、Si MOSトランジスタにおいて、微細で低いリーク電流特性が要求され、FIN MOSFETからさらにGAA(Gate All Around)構造のMOSFET(SOIもしくは単結晶の微細なTFTともいえる)が提案され、２D (次元) 集積の限界も迫り、3D構造のLSI形成の研究開発がされようとしている。
【０００３】
しかし、上記のLTPOは、LTPSの他に付加的なOxideTFTの形成により、マスク数が増加し、作製工程が増えるため、コストの増大が課題として挙げられている。
そこで、パネル（バックプレーン）をポリSi TFT（LTPS）のみで構成された、リーク電流も低い、マイクロLEDの駆動などにおいても安定性や信頼性が高くてシンプルな作製プロセスでのLTPS TFTによるパネルが望まれており、また一方、Si LSIでは、シンプルで低リーク電流の微細素子集積化が望まれる。
【０００４】
CMOS化が一つのチャネル材料（Si）のみで可能なLTPS TFTは、今後のSoG (System on Glass)またはSoP (System on Panel)において必須の回路技術であるが、リーク電流を低くできると期待され、移動度も高いポリSi FiNTFTが提案されている。
また、FPD駆動で最も重要で汎用的に使われているLTP STFTは、チャネル内に存在する粒界のためにリーク電流の更なる低減が求められている。
一方、前述したとおり、超微細化LSIに期待されている単結晶のMOSFET(SOI)においてもリークが著しく低減される構造が求められている。FIN MOSFETやGAA(Gate All Around)構造の微細なＭOSFETが提案され、研究開発されているが、リーク低減が課題の一つであり、GAAではナノシート構造が有力と提案報告されているが、3D的な構造であり、作製プロセスにおいてもより困難となる。
【０００５】
LTPS TFTの基本技術は、OLED、μLED、AR(Augmented Reality)、VR(Virtual Reality)など、ガラス基板やプラスチック基板上に作られる高性能ディスプレイパネル駆動バックプレインに応用されることが期待され、開発されている。
一方で、ポリSi TFTでは、通常のトップゲート構造TFTに、さらに裏側に電極をつけて駆動する両面ゲート構造の高性能なSi TFTが知られている。
【０００６】
例えば、特許文献１には、先行特許文献に開示された、ポリSi TFTの断面構造に関して、ＴＦＴ基板上のポリSi膜の下部に層間膜を介して、高融点金属またはその酸化膜による遮光膜が配置された構造のＴＦＴを画素部に用いることで、ゲート電極の下のＴＦＴチャネル部に、ＴＦＴ基板側から光が直接照射されることが無く、ＴＦＴの光リーク電流を大幅に低減することが可能となる旨が記載されている。
【０００７】
しかし、当該特許文献１に記載された、先行特許文献に開示されているとするポリSi TFTは、リーク電流を大きく低下させることはできない。リーク対策として、ドレイン近傍の電界を緩和するLDD (Lightly Doped Drain)構造のTFTやTFTにかかる電圧を分割するべく2つ以上の素子を直列に並べたダブルゲートTFT構造も検討されているがリーク低減において十分とは言えなく、前者はOn電流が低下し、後者は作製工程が増えてさらに素子面積が2倍になる。
前述したように、Si LSIにおける微細なGAA構造によるMOS FET集積化においても作製、構造がシンプルで安定な素子集積化の要求が出てきている。
【先行技術文献】
【特許文献】
【０００８】
特開2015-191105公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、上述の問題に鑑みてなされたものであり、バックゲート電極を（TFT電極）基板に配置し、そのバックゲート電極に固定バイアス、及び／若しくは可変駆動バイアスを印加して使うことで、効果的にリーク電流を低減させることが可能なバックゲート構造を有するFIN TFT電極基板を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本願発明は、上記課題を解決するため、次の技術的手段を講じている。
（【００１１】以降は省略されています）

関連特許