特許ウォッチ

公開番号2025089170
公報種別公開特許公報(A)
公開日2025-06-12
出願番号2023204217
出願日2023-12-01
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/20 20250101AFI20250605BHJP()
要約【課題】絶縁耐圧の向上を図ること。
【解決手段】半導体装置10は、第1回路20を含む第1チップ50と、X方向において第1チップ50から離隔して配置され、第2回路30を含む第2チップ60と、を含む。第1チップ50は、第1回路20が形成された第1半導体基板51Aと、第1半導体基板51A上に形成された第1素子絶縁層51Bと、第1素子絶縁層51B内に設けられ、第1回路20に電気的に接続された第1コイル41と、を含む第1半導体素子51と、第1素子絶縁層51Bのうち第1半導体基板51Aとは反対側を向く第1絶縁上面51BSを覆い、有機絶縁層によって構成された第1絶縁層52と、第1絶縁層52上に形成され、第1素子絶縁層51Bおよび第1絶縁層52を挟んで厚さ方向Z方向において第1コイルと対向して配置された第2コイル42と、第1絶縁層52および第2コイル42を覆う第2絶縁層53と、を含む。
【選択図】図3
特許請求の範囲【請求項１】
第１ダイパッドと、
前記第１ダイパッドに搭載され、第１回路を含む第１チップと、
前記第１チップの厚さ方向と直交する第１方向において前記第１ダイパッドから離隔して配置された第２ダイパッドと、
前記第２ダイパッドに搭載され、第２回路を含む第２チップと、
を含み、
前記第１チップは、
前記第１回路が形成された第１半導体基板と、前記第１半導体基板上に形成された第１素子絶縁層と、前記第１素子絶縁層内に設けられ、前記第１回路に電気的に接続された第１導電体と、を含む第１半導体素子と、
前記第１素子絶縁層のうち前記第１半導体基板とは反対側を向く第１絶縁上面を覆い、有機絶縁層によって構成された第１絶縁層と、
前記第１絶縁層上に形成され、前記第１素子絶縁層および前記第１絶縁層を挟んで前記厚さ方向において前記第１導電体と対向して配置され、前記第２回路と電気的に接続された第２導電体と、
前記第１絶縁層および前記第２導電体を覆う第２絶縁層と、
を含む
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１チップは、
前記第１回路に電気的に接続された第１外部電極と、
前記第２導電体に電気的に接続された第２外部電極と、
を含み、
前記第１絶縁層は、前記第１絶縁上面の一部を露出しており、
前記第１外部電極は、前記厚さ方向から視て前記第１素子絶縁層のうち前記第１絶縁層とは異なる位置に配置され、前記第１絶縁上面から露出している
請求項１に記載の半導体装置。
【請求項３】
前記第１チップは、
前記第１回路に電気的に接続された第１外部電極と、
前記第２導電体と前記第２回路とに電気的に接続された第２外部電極と、
を含み、
前記第１外部電極は、前記第１方向において前記第２チップとは反対側に位置し、
前記第２外部電極は、前記第１方向において前記第２チップ寄りに位置し、
前記第１ダイパッドに対して前記第２チップとは反対側に位置し、前記第１外部電極と電気的に接続された第１リードを含む
請求項１または２に記載の半導体装置。
【請求項４】
前記第１チップは、前記第１外部電極と前記第１回路とを電気的に接続する第１接続配線を含み、
前記第１接続配線は、前記第１回路に電気的に接続され、前記厚さ方向において前記第１外部電極に向けて延びるビアを含む
請求項３に記載の半導体装置。
【請求項５】
前記第１半導体素子は、前記第１回路に電気的に接続され、前記第１素子絶縁層によって覆われた内部電極を含み、
前記内部電極は、前記第１導電体と電気的に接続されている
請求項３に記載の半導体装置。
【請求項６】
前記内部電極は、前記第１回路と前記第１導電体とを接続する内側ビアを含む
請求項５に記載の半導体装置。
【請求項７】
前記第１絶縁層の厚さは、前記第１素子絶縁層の厚さよりも厚い
請求項１に記載の半導体装置。
【請求項８】
前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚い
請求項１に記載の半導体装置。
【請求項９】
前記第１絶縁層は、ポリイミドまたはポリベンゾオキサゾールを含む材料によって構成されている
請求項１に記載の半導体装置。
【請求項１０】
前記第１素子絶縁層は、無機絶縁層によって構成されている
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１のトランスチップは、絶縁層積層構造内において絶縁層の積層方向に互いに対向配置された上コイルおよび下コイルを含む。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－７８１６９号公報
【０００４】
［概要］
上記のようなトランスチップでは、絶縁耐圧の向上が要求される場合がある。なお、上コイルおよび下コイルを含むトランスチップに限られず、上コイルおよび下コイルに代えてキャパシタを含むキャパシタチップにおいても同様に絶縁耐圧の向上が要求される場合がある。
【０００５】
本開示の一態様の半導体装置は、第１ダイパッドと、前記第１ダイパッドに搭載され、第１回路を含む第１チップと、前記第１チップの厚さ方向と直交する第１方向において前記第１ダイパッドから離隔して配置された第２ダイパッドと、前記第２ダイパッドに搭載され、第２回路を含む第２チップと、を含み、前記第１チップは、前記第１回路が形成された第１半導体基板と、前記第１半導体基板上に形成された第１素子絶縁層と、前記第１素子絶縁層内に設けられ、前記第１回路に電気的に接続された第１導電体と、を含む第１半導体素子と、前記第１素子絶縁層のうち前記第１半導体基板とは反対側を向く第１絶縁上面を覆い、有機絶縁層によって構成された第１絶縁層と、前記第１絶縁層上に形成され、前記第１素子絶縁層および前記第１絶縁層を挟んで前記厚さ方向において前記第１導電体と対向して配置され、前記第２回路と電気的に接続された第２導電体と、前記第１絶縁層および前記第２導電体を覆う第２絶縁層と、を含む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置の回路図である。
図２は、第１実施形態の半導体装置の内部構造を模式的に示す概略平面図である。
図３は、図２のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図２の第１チップの概略平面図である。
図５は、図２の第１チップの第１半導体素子の概略平面図である。
図６は、図４のＦ６－Ｆ６線で第１チップ、第１接合材、および第１ダイパッドを切断した概略断面図である。
図７は、第２実施形態の半導体装置の回路図である。
図８は、第２実施形態の半導体装置の内部構造を模式的に示す概略平面図である。
図９は、図８のＦ９－Ｆ９線で半導体装置を切断した概略断面図である。
図１０は、第３実施形態の半導体装置の回路図である。
図１１は、図１０の半導体装置の内部構造を模式的に示す概略断面図である。
図１２は、図１１の第１チップ、第１接合材、および第１ダイパッドの概略断面図である。
図１３は、変更例の半導体装置において、第１チップ、第１接合材、および第１ダイパッドの概略断面図である。
図１４は、変更例の半導体装置において、第１チップ、第１接合材、および第１ダイパッドの概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本明細書において使用される「Ａの寸法（厚さ）がＢの寸法（厚さ）と等しい」または「Ａの寸法（厚さ）とＢの寸法（厚さ）とが互いに等しい」とは、Ａの寸法（厚さ）とＢの寸法（厚さ）との差が例えばＡの寸法（厚さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許