特許ウォッチ

公開番号2025105997
公報種別公開特許公報(A)
公開日2025-07-10
出願番号2025078057,2021551308
出願日2025-05-08,2020-09-29
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/12 20060101AFI20250703BHJP(基本的電気素子)
要約【課題】はんだの流れ出しを抑制可能とした半導体装置を提供すること。
【解決手段】半導体装置A1は、基板10と配線部20と接合部40と半導体素子50と封止樹脂60とを含む。基板10は、互いに反対側を向く基板主面101及び基板裏面102を有する。配線部20は、基板主面101に形成された導電層を有する。接合部40は、配線部の上面に形成された第1めっき層41と、第1めっき層41の上面に形成された第1はんだ層42とを有する。半導体素子50は、基板主面101と対向する素子主面501と、素子主面501に形成された素子電極55と、素子電極55の下面に形成され第1はんだ層42と接合される第2はんだ層56とを有する。封止樹脂60は半導体素子50を覆う。接合部40は、基板主面101と垂直な厚さ方向から視て、素子電極55よりも大きい。第1はんだ層42の厚さは、第1めっき層41の厚さ以下である。
【選択図】図1
特許請求の範囲【請求項１】
互いに反対側を向く基板主面及び基板裏面を有する基板と、
前記基板主面に形成された導電層を有する配線部と、
前記配線部の上面に形成された第１めっき層と、前記第１めっき層の上面に形成された第１はんだ層とを有する接合部と、
前記基板主面と対向する素子主面と、前記素子主面に形成された素子電極と、前記素子電極の下面に形成され前記第１はんだ層と接合される第２はんだ層とを有する半導体素子と、
前記半導体素子を覆う封止樹脂と、
を備え、
前記接合部は、前記基板主面と垂直な厚さ方向から視て、前記素子電極よりも大きく、
前記第１はんだ層の厚さは、前記第１めっき層の厚さ以下である、
半導体装置。
続きを表示（約 750 文字）【請求項２】
前記第１はんだ層の厚さは１μｍ以上５μｍ以下であり、前記第１めっき層の厚さは３μｍ以上５μｍ以下である、
請求項１に記載の半導体装置。
【請求項３】
前記導電層の厚さは１５μｍ以上２０μｍ以下である、
請求項１又は２に記載の半導体装置。
【請求項４】
前記第１はんだ層と前記第２はんだ層とからなるはんだ層の厚さは、１０μｍ以上１５μｍ以下である、
請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記導電層は、Ｃｕよりなり、前記第１めっき層は、Ｎｉよりなる、
請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記素子電極は第２めっき層を有し、前記第２はんだ層は前記第２めっき層の下面に形成される、
請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記第２めっき層は、Ｎｉよりなる、
請求項６に記載の半導体装置。
【請求項８】
前記導電層の下面に形成された金属層を備えた、
請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記金属層はＴｉを含む、
請求項８に記載の半導体装置。
【請求項１０】
前記基板は、樹脂から構成され、
前記配線部は、前記導電層を含む主面配線と、前記厚さ方向から視て前記半導体素子の外側に配置され、前記主面配線に接続され、前記基板を前記厚さ方向に貫通する貫通配線とを有する、
請求項１から請求項９のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関するものである。
続きを表示（約 5,500 文字）【背景技術】
【０００２】
従来、抵抗や半導体チップ等の素子を含む電子部品は、素子が搭載された基板と、素子を覆う封止樹脂とを含む。例えば、特許文献１には、一面に外部接続端子を備え、他面に半導体チップが搭載された配線体と、半導体チップを封止するように配線体の他面に形成された封止樹脂とを含む半導体装置が開示されている。
【０００３】
また、近年における電子機器の小型化に伴い、当該電子機器に適用される半導体装置の小型化が求められている。こうした要請を受け、特許文献２には、小型化を図った半導体装置の一例が開示されている。当該半導体装置は、半導体ウエハと、フリップチップ実装型の半導体チップと、熱硬化性の合成樹脂を含む封止用シートとを備える。半導体ウエハは、半導体チップを搭載する基板の役割を担う。半導体チップは、半導体ウエハの上面に設けられた配線にフリップチップ実装されている。封止用シートは、半導体ウエハに積層され、かつ半導体チップを覆っている。半導体ウエハは、比較的厚さが小であるため、当該半導体装置は、小型化が図られたものとなる。
【０００４】
先述の半導体装置の製造においては、半導体ウエハの線膨張係数よりも封止用シートの線膨張係数が大であることに起因して、封止用シートが熱硬化する際、当該半導体装置に反りが発生することが懸念される。そこで、特許文献２に開示されている半導体装置の封止用シートは、互いに最低溶融粘度が異なる埋め込み用樹脂層と、当該埋め込み用樹脂層に積層された硬質層との２層構成となっている。埋め込み用樹脂層は、半導体ウエハに接し、かつ半導体チップを覆っている。硬質層は、当該半導体装置の厚さ方向において、埋め込みよう樹脂層に対して半導体ウエハとは反対側に位置する。硬質層の最低溶融粘度は、埋め込み用樹脂層の最低溶融粘度よりも大である。これにより、当該半導体装置の反りを低減することが可能となっている。しかし、特許文献２に開示されている半導体装置は、封止用シートの反りを低減するために封止用シートの全体の厚さがより大となるため、半導体装置の小型化が阻害されるという課題がある。
【０００５】
さらに、電子部品の一例として、回路基板と、回路基板の上面に載置された複数の機能素子と、複数の機能素子を封止する封止樹脂と、を備える電子部品モジュールが知られている（たとえば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
特開２０１３－１９７２６３号公報
特開２０１５－３２６４８号公報
特開２０１１－１２４４１３号公報
【０００７】
［概要］
ところで、半導体チップは、リフロー処理によって配線体の導電層にはんだ付けされる。導電層には、Ｃｕ（銅）が用いられる。このため、リフロー処理時の加熱によって液相状態になったはんだが導電層に沿って流れ出すことがある。このようにはんだが意図せぬ方向に流れ出すことにより、短絡不良の問題が生じるおそれがある。
【０００８】
本開示の第１の態様に係る半導体装置は、互いに反対側を向く基板主面及び基板裏面を有する基板と、前記基板主面に形成された導電層を有する配線部と、前記配線部の上面に形成された第１めっき層と、前記第１めっき層の上面に形成された第１はんだ層とを有する接合部と、前記基板主面と対向する素子主面と、前記素子主面に形成された素子電極と、前記素子電極の下面に形成され前記第１はんだ層と接合される第２はんだ層とを有する半導体素子と、前記半導体素子を覆う封止樹脂と、を備え、前記接合部は、前記基板主面と垂直な厚さ方向から視て、前記素子電極よりも大きく、前記はんだ層の厚さは、前記第１めっき層の厚さ以下である。
【図面の簡単な説明】
【０００９】
図１は、第１実施形態の半導体装置を示す概略断面図である。
図２は、第１実施形態の半導体装置を示す概略裏面図である。
図３は、第１実施形態の半導体装置の一部拡大平面図である。
図４は、第１実施形態の半導体装置の一部拡大断面図である。
図５は、リフロー処理前の配線部及び半導体素子の一部を示す拡大断面図である。
図６は、第２実施形態の半導体装置を示す概略断面図である。
図７は、第２実施形態の半導体装置を示す概略平面図である。
図８は、第２実施形態の半導体装置の一部拡大平面図である。
図９は、変更例の半導体装置の一部拡大平面図である。
図１０は、変更例の半導体装置の概略断面図である。
図１１は、変更例の半導体装置の概略断面図である。
図１２は、変更例の半導体装置の概略断面図である。
図１３は、変更例の半導体装置の概略断面図である。
図１４は、本発明の第３実施形態にかかる半導体装置の平面図であり、封止樹脂の第２層を透過している。
図１５は、図１４に対応する平面図であり、図１４に対して半導体素子をさらに透過している。
図１６は、図１４に示す半導体装置の底面図である。
図１７は、図１４に示す半導体装置の正面図である。
図１８は、図１４のＶ－Ｖ線に沿う断面図である。
図１９は、図１４のＶＩ－ＶＩ線に沿う断面図である。
図２０は、図１８の部分拡大図である。
図２１は、本発明の第３実施形態の変形例にかかる半導体装置の平面図であり、封止樹脂の第２層を透過している。
図２２は、図２１のＩＸ－ＩＸ線に沿う断面図である。
図２３は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２４は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２５は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２６は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２７は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２８は、図１４に示す半導体装置の製造工程を説明する断面図である。
図２９は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３０は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３１は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３２は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３３は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３４は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３５は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３６は、図１４に示す半導体装置の製造工程を説明する断面図である。
図３７は、本発明の第４実施形態にかかる半導体装置の平面図であり、封止樹脂の第２層を透過している。
図３８は、図３７に示す半導体装置の正面図である。
図３９は、図３７のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。
図４０は、本発明の第５実施形態にかかる半導体装置の平面図であり、封止樹脂の第２層を透過している。
図４１は、図４０に示す半導体装置の底面図である。
図４２は、図４０のＸＸＩＸ－ＸＸＩＸ線に沿う断面図である。
図４３は、図４０のＸＸＸ－ＸＸＸ線に沿う断面図である。
図４４は、図４２の部分拡大図である。
図４５は、本発明の第６実施形態にかかる半導体装置の平面図である。
図４６は、図４５に対応する平面図であり、図４５に対して封止樹脂の第２層を透過している。
図４７は、図４５のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。
図４８は、図４５のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。
図４９は、第７実施形態の電子部品を平面側から視た斜視図である。
図５０は、図４９の電子部品を裏面側から視た斜視図である。
図５１は、図４９の電子部品の分解斜視図である。
図５２は、図４９の電子部品の裏面図である。
図５３は、図４９の電子部品の平面図である。
図５４は、図４９の電子部品の側面図である。
図５５は、図５３の７－７線の断面図である。
図５６は、図５５の接続導電体およびその周辺の拡大図である。
図５７は、図５５の第１機能素子の電極パッドおよびその周辺の拡大図である。
図５８は、図５６の接続導電体の上面およびその周辺の拡大図である。
図５９は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６０は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６１は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６２は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６３は、図６２の一部の拡大図である。
図６４は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６５は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６６は、図６５の一部の拡大図である。
図６７は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図６８は、図６７の一部の拡大図である。
図６９は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７０は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７１は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７２は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７３は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７４は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７５は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７６は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７７は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７８は、第７実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図７９は、第８実施形態の電子部品の断面図である。
図８０は、図７９の一部の拡大図である。
図８１は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８２は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８３は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８４は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８５は、図８４の一部の拡大図である。
図８６は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８７は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図８８は、図８７の一部の拡大図である。
図８９は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９０は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９１は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９２は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９３は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９４は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９５は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９６は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９７は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９８は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図９９は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
図１００は、第８実施形態の電子部品の製造方法の一工程の一例を示す説明図である。
【００１０】
［詳細な説明］
以下、実施形態及び変更例について図面を参照して説明する。以下に示す実施形態及び変更例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態及び変更例は、種々の変更を加えることができる。また、以下の実施形態及び変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
（【００１１】以降は省略されています）

関連特許