特許ウォッチ

公開番号2025103448
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2023220847
出願日2023-12-27
発明の名称半導体装置及びその製造方法
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H03H 9/02 20060101AFI20250702BHJP(基本電子回路)
要約【課題】圧電素子40の製造工程において振動膜10dの両面の間に圧力差が生じて振動膜10dが破損することを防止するとともに、圧電素子40を小型化する。
【解決手段】圧電素子40は、頂面10bと底面10aに形成された第1キャビティ10cとの間に高さ方向に振動することができるように振動膜10dが形成され、振動膜10dの周囲には固定端10fを残して頂面10bと第1キャビティ10cとを連通するスリット10eが形成された第1積層体10と、底面31aが第1積層体10の頂面10bに対向するように配置され、振動膜10dを所定の高さで取り囲み、底面31aには、振動膜10dに面する内側面31dと外側面31eとを連通し、内側面31dにおいて固定端10fに開口する連通溝31fが形成された第2半導体基板31とを有している。
【選択図】図2
特許請求の範囲【請求項１】
第１底面及び第１頂面を有する第１基板であって、前記第１頂面と前記第１底面に形成された凹部との間に高さ方向に振動することができるように振動膜が形成され、前記振動膜の周囲には固定端を残して前記第１頂面と前記凹部とを連通するスリットが形成された第１基板と、
第２底面及び第２頂面を有する第２基板であって、前記第２底面が前記第１頂面に対向するように配置され、前記振動膜を所定の高さで取り囲み、前記第２底面には、前記振動膜に面する内側面と外側面とを連通し、前記内側面において前記固定端に開口する連通溝が形成された第２基板と
を含む半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第２基板には、前記外側面の周に沿って、前記第２底面から所定の高さを有し、前記外側面から所定の深さを有する切り欠きが形成された請求項１に記載の半導体装置。
【請求項３】
前記切り欠きは、前記外側面に開口する前記連通溝と連通する請求項２に記載の半導体装置。
【請求項４】
前記振動膜には、印加された電圧にしたがい前記振動膜を駆動する駆動層が積層された請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記連通溝は、高さ方向に前記第２底面から前記第２頂面に達しない所定の高さを有する請求項４に記載の半導体装置。
【請求項６】
前記第１頂面には前記駆動層に電気的に接続された電極パッドが配置され、前記第２基板の外側面には前記電極パッドが露出するように切り欠きが形成された請求項５に記載の半導体装置。
【請求項７】
前記連通溝は高さ方向に前記第２底面から前記第２頂面まで達し、前記第１頂面は前記連通溝内に露出する請求項５に記載の半導体装置。
【請求項８】
前記連通溝内の前記第１頂面には前記駆動層に電気的に接続された電極パッドが配置された請求項７に記載の半導体装置。
【請求項９】
前記振動膜は、前記固定端を有する片持ち梁を構成する請求項１に記載の半導体装置。
【請求項１０】
第１底面及び第１頂面を有する第１基板において、前記第１頂面に振動膜を形成する所定の領域の周囲を前記振動膜の固定端となる部分を残して取り囲む溝を形成する工程と、
前記第１基板を貫通する空気孔を前記所定の領域から離れた位置に形成する工程と、
第２底面及び第２頂面を有する第２基板において、前記第２基板を貫通する第１開口を形成する工程と、
前記第２底面に前記第１開口の周に沿って前記第１開口を取り囲む周溝及び前記第１開口と前記周溝とを連通する連通溝を含んで空気通路を構成する空気溝を形成する工程と、
前記第１頂面に前記第２底面を貼り付け、前記第１頂面の前記所定の領域が前記第１開口の中に露出し、前記連通溝が前記固定端に開口し、前記空気溝が前記空気孔と連通するようにする工程と、
前記第１底面に所定高さに達する凹部を形成し、前記所定の領域に前記第１頂面と前記凹部との間に振動膜が形成され、前記振動膜の周囲には固定端を残して前記溝と前記凹部とが連通するスリットを形成されるようにする工程と
を含む半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及びその製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
従来、半導体製造技術を利用してシリコンなどの半導体基板に機械構造を作製する微小電気機械システム（micro electro mechanical system; MEMS）の技術が提供されている。ＭＥＭＳ技術を適用したＭＥＭＳデバイスには、例えば、振動膜を圧電体で駆動するトランスデューサと、振動膜を取り囲む枠を形成するサブフレームとをそれぞれシリコン基板で形成し、これらが積層するように貼り合わせてなる圧電素子がある（特許文献１を参照）。
【０００３】
このような圧電素子においては、製造工程でトランスデューサの振動膜の両面の間に圧力差が生じて振動膜が破損しないように、サブフレームに枠の内外を連通する空気孔を形成する技術が提供されている（特許文献２を参照）。また、サブフレームの枠を振動膜の固定端で取り除き、この部分に電極パッドを設けることで圧電素子を小型化する技術も提供されている（特許文献３を参照）。
【先行技術文献】
【特許文献】
【０００４】
特開２０２３－０５５３２６号公報
国際公開第２０２２／０７５１１４号
国際公開第２０２３／１７６２７１号
【０００５】
［概要］
圧電素子の製造工程においてトランスデューサの振動膜の両面の間に圧力差が生じて振動膜が破損することを防止するとともに、圧電素子を小型化することが求められている。
【０００６】
本開示は上述の実情に鑑みて提案されるものであって、製造工程においてトランスデューサの振動膜の両面の間に圧力差が生じて振動膜が破損することを防止するとともに、小型化を可能にするような半導体装置及びその製造方法を提供することを目的とする。
【０００７】
上述の課題を解決するために、本開示の半導体装置は、第１底面及び第１頂面を有する第１基板であって、第１頂面と第１底面に形成された凹部との間に高さ方向に振動することができるように振動膜が形成され、振動膜の周囲には固定端を残して第１頂面と凹部とを連通するスリットが形成された第１基板と、第２底面及び第２頂面を有する第２基板であって、第２底面が第１頂面に対向するように配置され、振動膜を所定の高さで取り囲み、第２底面には、振動膜に面する内側面と外側面とを連通し、内側面において固定端に開口する連通溝が形成された第２基板とを含む。
【０００８】
本開示の半導体装置の製造方法は、第１底面及び第１頂面を有する第１基板において、第１頂面に振動膜を形成する所定の領域の周囲を振動膜の固定端となる部分を残して取り囲む溝を形成する工程と、第１基板を貫通する空気孔を所定の領域から離れた位置に形成する工程と、第２底面及び第２頂面を有する第２基板において、第２基板を貫通する第１開口を形成する工程と、第２底面に第１開口の周に沿って第１開口を取り囲む周溝及び第１開口と周溝とを連通する連通溝を含んで空気通路を構成する空気溝を形成する工程と、第１頂面に第２底面を貼り付け、第１頂面の所定の領域が第１開口の中に露出し、連通溝が固定端に開口し、空気溝が空気孔と連通するようにする工程と、第１底面に所定高さに達する凹部を形成し、所定の領域に第１頂面と凹部との間に振動膜が形成され、振動膜の周囲には固定端を残して溝と凹部とが連通するスリットを形成されるようにする工程とを含む。
【図面の簡単な説明】
【０００９】
図１Ａは、本実施の形態の圧電素子の平面図である。
図１Ｂは、本実施の形態の圧電素子の正面図である。
図１Ｃは、本実施の形態の圧電素子の左側面図である。
図２は、本実施の形態の圧電素子の断面図である。
図３Ａは、変形例の圧電素子の平面図である。
図３Ｂは、変形例の圧電素子の正面図である。
図３Ｃは、変形例の圧電素子の左側面図である。
図４は、変形例の圧電素子の断面図である。
図５Ａは、第１積層体のプロセス図である。
図５Ｂは、第１積層体のプロセス図である。
図５Ｃは、第１積層体のプロセス図である。
図５Ｄは、第１積層体のプロセス図である。
図５Ｅは、第１積層体のプロセス図である。
図５Ｆは、第１積層体のプロセス図である。
図５Ｇは、第１積層体のプロセス図である。
図６は、第１積層体の平面図である。
図７Ａは、第２半導体基板のプロセス図である。
図７Ｂは、第２半導体基板のプロセス図である。
図７Ｃは、第２半導体基板のプロセス図である。
図７Ｄは、第２半導体基板のプロセス図である。
図７Ｅは、第２半導体基板のプロセス図である。
図７Ｆは、第２半導体基板のプロセス図である。
図８は、第２半導体基板の底面図である。
図９Ａは、第２積層体のプロセス図である。
図９Ｂは、第２積層体のプロセス図である。
図９Ｃは、第２積層体のプロセス図である。
図９Ｄは、第２積層体のプロセス図である。
図１０は、第２積層体の平面図である。
図１１は、変形例の第２積層体の平面図である。
【００１０】
［詳細な説明］
以下、本開示の半導体装置及びその製造方法について、圧電素子の例について図面を参照しながら詳細に説明する。なお、本開示の半導体装置及びその製造方法が圧電素子に限らず他の種類の半導体装置及びその製造方法に適用できることはいうまでもない。
（【００１１】以降は省略されています）

関連特許