特許ウォッチ

公開番号2025084399
公報種別公開特許公報(A)
公開日2025-06-03
出願番号2023198276
出願日2023-11-22
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 89/00 20250101AFI20250527BHJP()
要約【課題】メイントランジスタのメインゲート電極に対する素子分離領域の影響を低減すること。
【解決手段】半導体装置10は、メインゲート電極31を含むメイントランジスタ11と、ミラーゲート電極32を含むミラートランジスタ12とによってカレントミラー回路を構成する。半導体装置10は、枠状の素子分離領域24によって囲まれ、第1端部25Aおよび第2端部25Bを含む活性領域25と、複数のソース領域41およびドレイン領域42と、複数のゲート電極30と、を含む。メインゲート電極31は、第1端部25Aおよび第2端部25Bの双方に対して少なくとも1つのゲート電極30を挟むように配置される。複数のゲート電極30は、第1ダミーゲート電極33およびミラーゲート電極32を含む。第1ダミーゲート電極33は、メインゲート電極31と第1端部25Aとの間のうちドレイン領域42を挟んでメインゲート電極31と隣り合って配置される。
【選択図】図1
特許請求の範囲【請求項１】
メインゲート電極を含むメイントランジスタと、ミラーゲート電極を含むミラートランジスタとによってカレントミラー回路を構成する半導体装置であって、
第１面を含む半導体層と、
前記半導体層の前記第１面に形成されたウエル領域と、
前記ウエル領域に形成された枠状の素子分離領域と、
前記素子分離領域によって囲まれ、前記第１面に垂直な方向から視て、第１方向における第１端部と、前記第１端部と反対側の第２端部と、を含む活性領域と、
前記第１端部と前記第２端部との間に配置され、前記第１方向および前記第１面に垂直な方向の双方と直交する第２方向に前記活性領域を跨ぐように延びる複数のゲート電極と、
前記活性領域に設けられ、前記複数のゲート電極を挟み、前記第１方向に交互に配置された複数のソース領域および複数のドレイン領域と、
を含み、
前記複数のゲート電極は、
前記第１端部および前記第２端部の双方に対して少なくとも１つの前記ゲート電極を挟むように配置された前記メインゲート電極と、
前記第１方向において前記メインゲート電極と前記第１端部との間に配置され、かつ前記ドレイン領域を挟んで前記メインゲート電極と隣り合って配置され、前記ソース領域と電気的に接続された第１ダミーゲート電極と、
前記メインゲート電極と電気的に接続された少なくとも１つの前記ミラーゲート電極と、
を含む
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記複数のゲート電極は、
前記第１方向において前記第１端部に隣り合って配置され、前記ソース領域と電気的に接続された端部ダミーゲート電極を含み、
前記ミラーゲート電極は、前記端部ダミーゲート電極と前記第１ダミーゲート電極との前記第１方向の間に配置されている
請求項１に記載の半導体装置。
【請求項３】
前記複数のゲート電極は、
前記第１方向において前記第１端部または前記第２端部に隣り合って配置され、前記ソース領域と電気的に接続された端部ダミーゲート電極を含み、
前記ミラーゲート電極は、前記端部ダミーゲート電極と前記メインゲート電極との前記第１方向の間に配置されている
請求項１に記載の半導体装置。
【請求項４】
前記複数のゲート電極は、
前記第１方向において前記第１端部に隣り合って配置され、前記ソース領域と電気的に接続された第１端部ダミー電極と、
前記第１方向において前記第２端部に隣り合って配置され、前記ソース領域と電気的に接続された第２端部ダミー電極と、
を含み、
前記ミラーゲート電極は、
前記第１端部ダミー電極と前記メインゲート電極と前記第１方向の間に配置された少なくとも１つの第１ミラーゲート電極と、
前記第２端部ダミー電極と前記メインゲート電極と前記第１方向の間に配置された少なくとも１つの第２ミラーゲート電極と、
を含む
請求項１に記載の半導体装置。
【請求項５】
前記メイントランジスタの前記ドレイン領域は、前記メインゲート電極、前記第１ミラーゲート電極、および前記第２ミラーゲート電極と電気的に接続されている
請求項４に記載の半導体装置。
【請求項６】
前記第１ダミーゲート電極は、前記メインゲート電極と前記第１ミラーゲート電極との前記第１方向の間に設けられ、
前記メインゲート電極および前記第２ミラーゲート電極は、前記第１方向において前記ソース領域を介して隣り合う位置に配置されている
請求項４に記載の半導体装置。
【請求項７】
前記第１端部ダミー電極と前記第１端部との前記第１方向の間には、前記ソース領域または前記ドレイン領域が設けられており、
前記第２端部ダミー電極と前記第２端部との前記第１方向の間には、前記ソース領域または前記ドレイン領域が設けられている
請求項４に記載の半導体装置。
【請求項８】
前記第１ミラーゲート電極は、前記第１方向において互いに離隔して配列された複数の第１ミラーゲート電極を含み、
前記第２ミラーゲート電極は、前記第１方向において互いに離隔して配列された複数の第２ミラーゲート電極を含む
請求項４に記載の半導体装置。
【請求項９】
前記第１ミラーゲート電極の数は、前記第２ミラーゲート電極の数とは異なる
請求項８に記載の半導体装置。
【請求項１０】
前記第１ミラーゲート電極の数は、前記第２ミラーゲート電極の数と等しい
請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には、カレントミラー回路を含む集積回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－２９４１９号公報
【０００４】
［概要］
カレントミラー回路において、メイントランジスタに流れる電流に対するミラートランジスタに流れる電流のカレントミラー倍率が、設計値からずれる場合がある。
【０００５】
本開示の一態様の半導体装置は、メインゲート電極を含むメイントランジスタと、ミラーゲート電極を含むミラートランジスタとによってカレントミラー回路を構成する半導体装置であって、第１面を含む半導体層と、前記半導体層の前記第１面に形成されたウエル領域と、前記ウエル領域に形成された枠状の素子分離領域と、前記素子分離領域によって囲まれ、前記第１面に垂直な方向から視て、第１方向における第１端部と、前記第１端部と反対側の第２端部と、を含む活性領域と、前記第１端部と前記第２端部との間に配置され、前記第１方向および前記第１面に垂直な方向の双方と直交する第２方向に前記活性領域を跨ぐように延びる複数のゲート電極と、前記活性領域に設けられ、前記複数のゲート電極を挟み、前記第１方向に交互に配置された複数のソース領域および複数のドレイン領域と、を含み、前記複数のゲート電極は、前記第１端部および前記第２端部の双方に対して少なくとも１つの前記ゲート電極を挟むように配置された前記メインゲート電極と、前記第１方向において前記メインゲート電極と前記第１端部との間に配置され、かつ前記ドレイン領域を挟んで前記メインゲート電極と隣り合って配置され、前記ソース領域と電気的に接続された第１ダミーゲート電極と、前記メインゲート電極と電気的に接続された少なくとも１つの前記ミラーゲート電極と、を含む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置の概略平面図である。
図２は、図１のＦ２－Ｆ２線で半導体装置を切断した概略断面図である。
図３は、図１のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図１の半導体装置のコンタクトおよび配線を模式的に示す概略平面図である。
図５は、第１実施形態の半導体装置の等価回路図である。
図６は、第１比較例の半導体装置の概略平面図である。
図７は、第２比較例の半導体装置の概略平面図である。
図８は、図７のＦ８－Ｆ８線で半導体装置を切断した概略断面図である。
図９は、ソース－ドレイン間電圧とドレイン電流との関係を示すグラフである。
図１０は、第２実施形態の半導体装置の概略平面図である。
図１１は、図１０の半導体装置のコンタクトおよび配線を模式的に示す概略平面図である。
図１２は、変更例の半導体装置の概略平面図である。
図１３は、変更例の半導体装置の概略平面図である。
図１４は、変更例の半導体装置の概略平面図である。
図１５は、半導体装置のカスコード型カレントミラー回路の等価回路図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本明細書において使用される「Ａの寸法（深さ、幅、長さ）がＢの寸法（深さ、幅、長さ）と等しい」または「Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）とが互いに等しい」とは、Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）との差が例えばＡの寸法（深さ、幅、長さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許