特許ウォッチ

公開番号2025099789
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023216718
出願日2023-12-22
発明の名称高性能高耐圧逆導通半導体装置
出願人個人
代理人
主分類H10D 12/00 20250101AFI20250626BHJP()
要約【課題】
8～25kV級の超高耐圧逆導通IGBTにおいて、超高耐圧実現に好適な高濃度のバッファ層を用いて小さいセル面積でスナップバック現象を解消もしく大幅抑制するとともに、このセル小型化を活用し定常オン損失とスイッチング時間低減による損失低減を図る。
【解決手段】
半導体領域と絶縁物領域の両方を有するバッファ層構造にし、更に絶縁物領域に接続した半導体領域内の絶縁突起物により半導体領域に高抵抗導電路を設けるとともに、ストライプセル構造に好適な両歯櫛(りょうはくし)形状のバッファ層もしくはハニカム等の多角形セル構造に好適な三角形状のバッファ層により、超高耐圧逆導通IGBTのスナップバック現象の解消もしく大幅抑制を小面積で実現する。
【選択図】図7

特許請求の範囲【請求項１】
逆導通ＩＧＢＴ半導体装置であり、ＩＧＢＴチップが複数の逆導通ＩＧＢＴ標準セルを含む活性領域と前記活性領域をとり巻く耐圧構造体を有している逆導通ＩＧＢＴ半導体装置であり、
前記ＩＧＢＴチップの前記逆導通ＩＧＢＴ標準セルは、一方の主表面と第1導電型のドリフト層表面の間には前記活性領域の一方の主表面に露出してＭＯＳ表面部領域が設けられ、前記ＭＯＳ表面部領域の露出面にはエミッタ主電極が設けられており、更に前記第1導電型のドリフト層の裏面に接してバッファ層が設けられており、前記バッファ層の裏面には第２導電型のコレクタ領域と第１導電型の短絡領域（ドレイン領域を兼務）とが各々の側面の一部を互いの領域に接して設けられており、前記第２導電型のコレクタ領域と前記第１導電型の短絡領域（ドレイン領域を兼務）の裏面にはコレクタ主電極が設けられている断面構成を最小限有する逆導通ＩＧＢＴ標準セルにおいて、
前記ＭＯＳ表面部領域と前記第1導電型のドリフト層の間には第１導電型の電流密度増大層ＣＥＬが設けられていてもよく、
且つ前記コレクタ領域上の前記バッファ層が、導電路となる第1導電型の半導体領域と絶縁物領域もしくは半絶縁物領域とを有している前記逆導通ＩＧＢＴ標準セルあることを特徴とする逆導通半導体装置。
続きを表示（約 1,700 文字）【請求項２】
［請求項１］において、前記活性領域内の前記逆導通ＩＧＢＴ標準セルはストライプ構造もしくは長手方向で等分割されたストライプ構造を有しており、前記バッファ層はストライプ形状の両歯櫛（りょうはくし）型平面形状を有しており、複数の櫛歯が櫛軸に接続されており、前記櫛軸と前記櫛歯および櫛歯集合部は前記半導体領域から構成され、櫛歯間は前記絶縁物領域もしくは前記半絶縁物領域から構成されており、
前記櫛歯と前記櫛歯集合部およびその間の前記絶縁物領域もしくは前記半絶縁物領域は前記コレクタ領域に接しており、前記櫛軸は前記短絡領域に接していることを特徴とする逆導通半導体装置。
【請求項３】
［請求項１］において、前記逆導通ＩＧＢＴ標準セルが三つ以上の線分で囲まれた多角形平面形状を有しており、前記線分の交点と前記多角形の中心とを結ぶ三角形状部分が前記半導体領域または前記絶縁物領域もしくは前記半絶縁物領域で構成され、前記半導体領域の三角形状部分と前記絶縁物領域もしくは前記半絶縁物領域の三角形状部分とが交互に配置されて前記バッファ層を構成していることを特徴とする逆導通半導体装置。
【請求項４】
［請求項２］もしくは［請求項３］において、前記逆導通ＩＧＢＴ標準セルの前記半導体領域には前記絶縁物領域もしくは前記半絶縁物領域と同様の絶縁物で構成される絶縁突起物が設けられており、前記絶縁突起物は前記半導体領域に隣接する上下の前記絶縁物領域もしくは前記半絶縁物領域のいづれかに接しており、前記絶縁突起物の形状と員数の設定により前記バッファ層の前記導電路の抵抗を設定でき、IsbひいてはVsbを設定できることを特徴とする逆導通半導体装置。
【請求項５】
〔請求項２〕から〔請求項４〕のいづれかに記載された前記逆導通ＩＧＢＴ標準セルを有する逆導通半導体装置において、
前記逆導通ＩＧＢＴ標準セルに加えて、前記逆導通ＩＧＢＴ標準セルの周りに前記逆導通ＩＧＢＴ標準セル以外のセル幅がより小さい狭幅逆導通ＩＧＢＴセルを代わりに含んで構成されていることを特徴とする逆導通半導体装置。
【請求項６】
［請求項１］から〔請求項４〕のいづれかに記載された前記逆導通ＩＧＢＴ半導体装置において、
前記バッファ層の前記絶縁物領域もしくは前記半絶縁物領域が酸素もしくはバナジュームをドープしたエピタキシャル膜で構成され、前記導電路を前記第1導電型のドリフト層に達する第1導電型イオン打込み層で構成し、前記イオン打込み層の不純物濃度が前記ドリフト層の不純物濃度よりも高いことを特徴とする逆導通半導体装置。
【請求項７】
［請求項１］の逆導通ＩＧＢＴ半導体装置の製造方法において、
前記絶縁物領域もしくは前記半絶縁物領域の製作工程が酸素やバナジューム等の絶縁性イオンの選択打込み工程を含んで構成されるか、もしくはトレンチＭＯＳゲート用等のトレンチ形成工程と引き続くトレンチ沿面に露出した半導体の酸化膜形成工程を含んで構成されており、前記導電路の製作工程が前記コレクタ領域の製作工程よりも後に実施されることを特徴とする逆導通半導体装置の製造方法。
【請求項８】
［請求項１］の逆導通ＩＧＢＴ半導体装置の製造方法において、
前記絶縁物領域や前記半絶縁物領域の製作工程がバナジュームドープのエピタキシャル成長工程を含んでおり、前記エピタキシャル成長工程後に前記導電路形成用の選択イオン打込みをバナジュームドープエピタキシャル層に実施することを特徴とする逆導通半導体装置の製造方法。
【請求項９】
〔請求項２〕および〔請求項４〕のいづれかに記載された逆導通半導体装置において、
前記ＭＯＳＦＥＴ部の多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードおよびＩＧＢＴ部の温度をオン電圧劣化抑制温度以上に上昇させた後に所定の電気的諸動作をさせることを特徴とする逆導通半導体装置の動作方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、高耐圧半導体装置に係わり、特に高性能の超高耐圧ワイドギャップ逆導通半導体装置とその製作方法に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
従来、高耐圧の大電力および中電力用途では、もっぱらシリコン（Ｓｉ）を材料としたＳｉ－ＩＧＢＴ半導体装置が主流であり種々の応用分野で多用されており、6.5ｋＶ級まで製品が供給されている。だが、それ以上の超高耐圧では、損失等の他の特性との両立が困難であり製品化には至っていない。近年、炭化珪素(ＳｉＣ)などのワイドギャップ半導体材料が高耐圧用途に適した半導体材料として注目され、電気自動車を対象に1.2ｋV級のＳｉＣＭＯＳＦＥＴが開発され実用化が始まっている。それ以上の高耐圧ＳｉＣＭＯＳＦＥＴとしては１０ｋＶ級の超高耐圧素子も開発されているが、特性オン抵抗の温度依存性が大きいので高温で消費電力損失が大きくなる等のため未だ製品化には至っていない。
一方,ＳｉＣ－ＩＧＢＴはバイポーラ素子特有の電導度変調効果により大電流域での低損失化が期待でき且つオン特性の温度依存性も小さい点が注目され８～２０ｋＶ級の超高耐圧素子が開発されている。しかし、ビルトイン電圧がＳｉの４倍程度の約2.7Vと大きいためオン電圧３Ｖ程度までは殆ど通電できず活用できないという問題があるとともに、スイッチング時間特にターンオフ時間の低減によるスイッチング損失の低減が要望されている。
【０００３】
ＩＧＢＴのターンオフ時間を低減できる技術として[非特許文献１]および[非特許文献２]のような逆導通Ｓｉ IＧＢＴが開発されている。逆導通Ｓｉ IＧＢＴでは、ｎドリフト層がｐコレクタ層に設けたｎ短絡領域によりコレクタ電極に短絡されており、ターンオフ時にｎドリフト層内に残存するキャリアをこのｎ短絡領域を介して排除することによりターンオフ時間を短くしスイッチング損失の大幅低減が図れる。逆導通ＳｉＣＩＧＢＴでも同様の効果が期待できる。
【０００４】
また、Ｓｉ IＧＢＴではビルトイン電圧が約0.7Vと小さくオン電圧低減の大きな障害になってはいなかったが、ＳｉＣ IＧＢＴの場合は上記のように2.7Vと大きいため深刻な障害となる。しかし、逆導通IＧＢＴの場合は短絡領域を介してＭＯＳＦＥＴがＩＧＢＴと並列に存在するので、逆導通ＳｉＣ IＧＢＴの場合はビルトイン電圧以下でも短絡領域を流れる電流を活用し障害の大幅な緩和が期待できる。
【０００５】
しかるに、開示されている[非特許文献１]の従来例１および[非特許文献２]の従来例２のＳｉ逆導通ＩＧＢＴの出力特性、すなわちコレクターエミッタ間電圧（以下、Ｖｃｅと記す）とコレクターエミッタ間電流（以下、Ｉｃｅと記す）の間のＩｃｅ－Ｖｃｅ特性には、オン直前のコレクターエミッタ間電圧がオン直後のコレクターエミッタ間電圧よりも大きいという図１に示すようなスナップバック現象が発生する。オン直前のコレクターエミッタ間電圧を
の従来例１ではｋｎｅｅｐｏｉｎｔｖｏｌｔａｇｅと呼び、
の従来例２ではスナップバック前ピーク電圧と呼んでいるが、以下ではスナップバック電圧と呼び、Ｖｓｂと記述する。また、このＶｓｂにおけるコレクターエミッタ間電流をスナップバック電流と呼びＩｓｂと記述する。ところで、これらの逆導通ＩＧＢＴはオン直前から直後に推移するまでの時間すなわちターンオン時間が短いので、スナップバック現象が存在するとターンオン時に急峻な電圧変化（以下ｄＶ／ｄｔと表記）や急峻な電流変化（以下ｄI／ｄｔと表記）を生じる。この結果、回路内に存在する寄生容量Ｃsにより急峻な跳ね上がり電流（Ｃs・ｄｖ／ｄｔ）が、また寄生リアクトルＬsにより急峻な跳ね上がり電圧（Ｌs・ｄＩ／ｄｔ）が生じ、これに起因して大きな過度現象が誘発される。このため、この逆導通ＩＧＢＴを用いた回路に大きな擾乱を招いてしまい誤動作を起したり、場合によっては素子や回路の損傷や破壊に至る。従ってスナップバック現象の解消もしくは許容範囲への抑制は極めて深刻な問題である。
【０００６】
この問題の解決のため、従来例２ではＳｉ逆導通ＩＧＢＴを、逆導通Ｓｉ－ＩＧＢＴ領域とパイロットＩＧＢＴ領域とから構成し改善を図っている。すなわち、チップ内に逆導通ＩＧＢＴ標準セル以外にパイロットＩＧＢＴ領域を設けており、パイロットＩＧＢＴ領域のコレクタの幅を逆導通ＩＧＢＴセルのコレクタの幅よりも大幅に大きくし、ｐコレクタ上のバッファー層の横方向抵抗を大幅に大きくしており、まず小さいＩｃｅでパイロットＩＧＢＴ領域を逆導通ＩＧＢＴ領域に先駆けて駆動し、Ｓｉ逆導通ＩＧＢＴチップ全体をスナップバック現象を大幅に抑制もしくは解消してオンするようにしている。
【０００７】
しかし、この引例２の場合は全体のＩＧＢＴチップ面積に占めるパイロットＩＧＢＴ領域の面積がかなり大きくなってしまう。例えば、引例２の場合、データから読み取ると、３．３ｋＶ設計の比較的低目の耐圧でもＳｉ逆導通ＩＧＢＴ標準セルのｐコレクタ幅が２４０ミクロンメートルであるのに対し、パイロットＩＧＢＴのｐコレクタ幅を約３倍以上の６５０ミクロンメートル以上にすることにより、Ｖｓｂをビルトイン電圧である０．７Ｖ程度にしている。半導体装置の耐圧が高くなるとスナップバック現象は更に激しくなるので、このパイロットＩＧＢＴのｐコレクタ幅は更に大幅に増加する。この結果、スナップバック現象は解消されるが、所定面積のＩＧＢＴチップ全体に占める逆導通ＩＧＢＴ領域の面積が少なくなるので集積する標準逆導通セル数が減少し、ターンオフ時に残存するキャリアを排除するという本来の逆導通ＩＧＢＴの機能が有効に発揮できなくなってしまう。また、ターンオフ時には大きな面積を占めるパイロットＩＧＢＴの残存キャリアの排除が標準逆導通セルよりも大幅に遅くなるので、ターンオフ時間が長くなりターンオフ損失が大きくなってしまう。また歩留まりなどの経済性の点から素子のチップサイズが通常１５ｍｍｘ１５ｍｍ以下程度に設定されているワイドギャップ半導体の現状では、パイロットＩＧＢＴが大きな面積を占めることは高耐圧になるほど深刻な問題である。
【０００８】
そこで、本発明者は〔特許文献１〕に示すように、高耐圧の逆導通IＧＢＴをＳｉＣなどのワイドギャップ半導体を用いてドリフト層を大幅に薄型にし低損失化と小型化を図る一方、大幅に薄型化しても製造工程で破壊されやすく経済性が損ねられるという障害を解消する素子構造を提供した。すなわち、素子のコレクタ側に凹凸を設け、凹部にはＩＧＢＴ部を設け凸部にはＭＯＳＦＥＴ部を設けてＩＧＢＴ部より厚くなる部分をＭＯＳＦＥＴの高濃度ドレイン層兼強度増強用支持層として活用し、高耐圧の逆導通IＧＢＴの低損失性を維持しつつ高強度化して高い経済性の維持を図った。
【０００９】
また本発明者は〔特許文献２〕や〔非特許文献３〕に示すように、ＳｉＣなどのワイドギャップ半導体を用いるとともに、ＳｉＣパイロットＩＧＢＴのバッファ層構造の詳細解析により適正なバッファ層不純物濃度や厚さにしたり多重バッファ層構造にしたりすることにより、超高耐圧でも飛躍的にコレクタ層の幅（即ちバッファ層の幅）を低減し標準セル並みに小型化を図ったパイロットＩＧＢＴ機能付き標準セルを提供した。このパイロットＩＧＢＴ機能付き標準セルのみでＳｉＣ逆導通IＧＢＴの活性領域を構成しスナップバック現象の解消もしくは大幅抑制を図った。
【先行技術文献】
【特許文献】
【００１０】
特許第６３８０６７号公報
特許７３８５９３２号公報
【非特許文献】
（【００１１】以降は省略されています）

関連特許