特許ウォッチ

公開番号2025087238
公報種別公開特許公報(A)
公開日2025-06-10
出願番号2023201752
出願日2023-11-29
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H10D 1/20 20250101AFI20250603BHJP()
要約【課題】本開示は、絶縁型の信号伝達素子を有する半導体装置において、チップサイズの増加およびプロセスコストの上昇を抑制することを目的とする。
【解決手段】半導体装置1010は、平面視において、グランドを基準電位とする低電位領域1と、フローティング電位を基準電位とする高電位領域2と、低電位領域1と高電位領域2との間に設けられて両者を分離する高耐圧分離領域3とに区分される。半導体装置1010は、高耐圧分離領域3における素子構造21上に設けられた信号伝達素子を備える。信号伝達素子は、高耐圧分離領域3の低電位領域1側に設けられ、低電位領域1に接続された1次コイル18と、高耐圧分離領域3の高電位領域2側に設けられ、高電位領域2に接続された2次コイル19と、を備える。1次コイル18と2次コイル19とは、P型基板4の主面に平行な方向の磁界によって互いに磁気結合する。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に形成された素子構造と、を備える半導体装置であって、
前記半導体装置は、平面視において、
グランドを基準電位とする低電位領域と、
フローティング電位を基準電位とする高電位領域と、
前記低電位領域と前記高電位領域との間に設けられて両者を分離する高耐圧分離領域とに区分され、
前記半導体装置は、前記高耐圧分離領域における前記素子構造上に設けられた信号伝達素子を備え、
前記信号伝達素子は、
前記高耐圧分離領域の前記低電位領域側に設けられ、前記低電位領域に接続された１次側素子と、
前記高耐圧分離領域の前記高電位領域側に設けられ、前記高電位領域に接続された２次側素子と、を備え、
前記１次側素子と前記２次側素子とは、前記半導体基板の主面に平行な方向の磁界または電界によって互いに磁気結合または容量結合する、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記１次側素子は、前記半導体基板の主面に平行な方向にコイル軸を有する横型コイルである１次コイルであり、
前記２次側素子は、前記半導体基板の主面に平行な方向にコイル軸を有する横型コイルである２次コイルであり、
前記１次コイルと前記２次コイルとは、前記半導体基板の主面に平行な方向の磁界によって互いに磁気結合する、
請求項１に記載の半導体装置。
【請求項３】
Ｎを４以上の自然数として、前記素子構造上に形成されたＮ層のメタル配線を備え、
前記横型コイルは、第２層と第Ｎ層の前記メタル配線で構成され、
１つの前記横型コイルを構成する第２層と第Ｎ層の前記メタル配線は、第３層から第（Ｎ－１）層の前記メタル配線により縦方向に接続される、
請求項２に記載の半導体装置。
【請求項４】
Ｎを４以上の自然数として、前記素子構造上に形成されたＮ層のメタル配線を備え、
前記横型コイルは、第２層と第Ｎ層の前記メタル配線で構成され、
第３層から第（Ｎ－１）層の前記メタル配線は、磁性体からなり、前記横型コイルのコイル芯を構成する、
請求項２に記載の半導体装置。
【請求項５】
前記素子構造上に形成された２層のメタル配線を備え、
前記横型コイルは、第１層と第２層の前記メタル配線で構成される、
請求項２に記載の半導体装置。
【請求項６】
Ｎを３以上の自然数として、前記素子構造上に形成されたＮ層のメタル配線を備え、
前記横型コイルは、第１層と第Ｎ層の前記メタル配線で構成され、
１つの前記横型コイルを構成する第２層と第Ｎ層の前記メタル配線は、第２層から第（Ｎ－１）層の前記メタル配線により縦方向に接続される、
請求項２に記載の半導体装置。
【請求項７】
Ｎを３以上の自然数として、前記素子構造上に形成されたＮ層のメタル配線を備え、
前記横型コイルは、第１層と第Ｎ層の前記メタル配線で構成され、
第２層から第（Ｎ－１）層の前記メタル配線は、磁性体からなり、前記横型コイルのコイル芯を構成する、
請求項２に記載の半導体装置。
【請求項８】
前記１次コイルおよび前記２次コイルは、互いのコイル軸が平行となるように配置される、
請求項２に記載の半導体装置。
【請求項９】
前記１次側素子は、前記半導体基板の厚み方向に平行な第１面を有する１次平板電極であり、
前記２次側素子は、前記半導体基板の厚み方向に平行で前記第１面に対向する第２面を有する２次平板電極であり、
前記１次平板電極と前記２次平板電極とは、前記第１面と前記第２面との間の、前記半導体基板の主面に平行な方向の電界によって互いに容量結合する、
請求項１に記載の半導体装置。
【請求項１０】
前記第１面と前記第２面とは、平面視において蛇行して櫛歯状に噛みあわされている、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１には、ＨＶＩＣ（ＨｉｇｈＶｏｌｔａｇｅＩＣ）の構成において、高電圧で駆動されるトランジスタに代えて、磁気結合素子により、絶縁およびレベルシフトを伴う信号伝達機能を実現する構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特許第６８４３７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の技術では、絶縁型の信号伝達素子（特許文献１においては磁気結合素子）がＨＶＩＣの１チップ上に集積される。しかし、信号伝達素子はサイズが大きく、無効領域となるため、チップサイズが大きくなるという問題があった。また、高耐圧化のためには配線間層間膜を厚くする必要があり、プロセスコストが上昇するという問題があった。
【０００５】
本開示は、上記の問題点を解決するためになされたものであり、絶縁型の信号伝達素子を有する半導体装置において、チップサイズの増加およびプロセスコストの上昇を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、半導体基板と、半導体基板上に形成された素子構造と、を備える半導体装置であって、半導体装置は、平面視において、グランドを基準電位とする低電位領域と、フローティング電位を基準電位とする高電位領域と、低電位領域と高電位領域との間に設けられて両者を分離する高耐圧分離領域とに区分され、半導体装置は、高耐圧分離領域における素子構造上に設けられた信号伝達素子を備え、信号伝達素子は、高耐圧分離領域の低電位領域側に設けられ、低電位領域に接続された１次側素子と、高耐圧分離領域の高電位領域側に設けられ、高電位領域に接続された２次側素子と、を備え、１次側素子と２次側素子とは、半導体基板の主面に平行な方向の磁界または電界によって互いに磁気結合または容量結合する。
【発明の効果】
【０００７】
本開示の半導体装置は、無効領域である高耐圧分離領域に信号伝達素子を備えるため、信号伝達素子を設けることによる追加の無効領域の増加が生じずチップサイズの増加を抑制することができる。また、信号伝達素子と素子構造との縦方向の電位差が小さいため、配線間層間膜厚の薄膜化が可能となり、プロセスコストが低減する。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の上面図である。
図１のＡ－Ａ´線に沿った実施の形態１に係る半導体装置の断面図である。
実施の形態１の第１変形例に係る半導体装置の上面図である。
図１のＡ－Ａ´線に沿った実施の形態１の第１変形例に係る半導体装置の断面図である。
実施の形態１の第２変形例に係る半導体装置の上面図である。
図５のＡ－Ａ´線に沿った半導体装置の断面図である。
実施の形態１の第３変形例に係る半導体装置の上面図である。
図７のＡ－Ａ´線に沿った半導体装置の断面図である。
実施の形態１の第４変形例に係る半導体装置の上面図である。
図９のＡ－Ａ´線に沿った半導体装置の断面図である。
実施の形態１の第５変形例に係る半導体装置の上面図である。
図１１のＡ－Ａ´線に沿った半導体装置の断面図である。
実施の形態２に係る半導体装置の上面図である。
実施の形態２の第１変形例に係る半導体装置の上面図である。
実施の形態３に係る半導体装置の上面図である。
図１５のＡ－Ａ´線に沿った半導体装置の断面図である。
実施の形態４に係る半導体装置の上面図である。
実施の形態４の第１変形例に係る半導体装置の上面図である。
実施の形態５に係る半導体装置の上面図である。
実施の形態６に係る半導体装置の上面図である。
【発明を実施するための形態】
【０００９】
以下の説明において、Ｎ型およびＰ型は半導体の導電型を表す。Ｎ＋型は、Ｎ型よりもＮ型不純物濃度が高いことを表す。
【００１０】
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は、実施の形態１に係る半導体装置１０１０の上面図である。図２は、図１のＡ－Ａ´線に沿った半導体装置１０１０の断面図である。以下、これらの図を用いて半導体装置１０１０の構成を説明する。
（【００１１】以降は省略されています）

関連特許