TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025030874
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023136546
出願日2023-08-24
発明の名称絶縁チップおよび信号伝達装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/20 20250101AFI20250228BHJP()
要約【課題】絶縁耐圧の向上を図ること。
【解決手段】トランスチップ50は、第1半導体基板91の第1基板表面91Aに形成された第1素子絶縁層92と、第1素子絶縁層92に設けられた第1コイル21と、を含む第1ユニット90と、第2半導体基板101の第2基板表面101Aに形成された第2素子絶縁層102と、第2素子絶縁層102に設けられた第2コイル22と、第1ユニット90と第2ユニット100との間に介在する絶縁ガラス層110と、を備える。絶縁ガラス層110によって第1ユニット90および第2ユニット100が接合されたユニット接合状態において、絶縁ガラス層110は、第1素子絶縁層92および第2素子絶縁層102の双方を接合しており、第1コイル21および第2コイル22は対向して配置されている。
【選択図】図4
特許請求の範囲【請求項1】
第1基板表面と、前記第1基板表面とは反対側の第1基板裏面とを有する第1半導体基板と、前記第1基板表面に形成された第1素子絶縁層と、前記第1素子絶縁層に設けられた第1絶縁素子と、を含む第1ユニットと、
第2基板表面と、前記第2基板表面とは反対側の第2基板裏面とを有する第2半導体基板と、前記第2基板表面に形成された第2素子絶縁層と、前記第2素子絶縁層に設けられた第2絶縁素子と、を含み、
前記第1ユニットと前記第1ユニットの上に配置された第2ユニットとの間に介在する絶縁ガラス層と、
を備え、
前記絶縁ガラス層によって前記第1ユニットおよび前記第2ユニットが接合されたユニット接合状態において、前記絶縁ガラス層は、前記第1素子絶縁層および前記第2素子絶縁層の双方と接した状態で前記第1素子絶縁層および前記第2素子絶縁層の双方を接合しており、前記第1絶縁素子および前記第2絶縁素子は対向して配置されている
絶縁チップ。
続きを表示(約 980 文字)【請求項2】
前記第1素子絶縁層は、前記第1基板表面と同じ側を向く第1素子表面を含み、
前記第1素子絶縁層に含まれる前記第1絶縁素子と前記第1素子表面との間の厚さに対する前記絶縁ガラス層の厚さの比率は、1以上4未満である
請求項1に記載の絶縁チップ。
【請求項3】
前記絶縁ガラス層と前記第1素子絶縁層および前記第2素子絶縁層との間の線膨張係数の差は、前記絶縁ガラス層と前記第2半導体基板との間の線膨張係数の差よりも小さい
請求項1に記載の絶縁チップ。
【請求項4】
前記第2基板裏面には、前記第2絶縁素子と電気的に接続された第2パッドが設けられている
請求項1に記載の絶縁チップ。
【請求項5】
前記第2半導体基板の電気抵抗率は、前記第1半導体基板の電気抵抗率よりも小さい
請求項4に記載の絶縁チップ。
【請求項6】
前記第2半導体基板の不純物濃度は、前記第1半導体基板の不純物濃度よりも高い
請求項5に記載の絶縁チップ。
【請求項7】
前記第2半導体基板は、前記第2パッドに電気的に接続された接続体を含み、
前記接続体は、前記第2半導体基板を貫通するとともに前記第2半導体基板の厚さ方向から視て前記接続体を囲む環状の絶縁層によって前記第2半導体基板の他の部分から分離されている
請求項4に記載の絶縁チップ。
【請求項8】
前記第2絶縁素子と前記接続体とを電気的に接続する第2接続配線を含み、
前記第2接続配線は、前記第2素子絶縁層内に設けられている
請求項7に記載の絶縁チップ。
【請求項9】
前記第2半導体基板の厚さは、前記第1半導体基板の厚さよりも薄い
請求項7に記載の絶縁チップ。
【請求項10】
前記第2半導体基板の前記第2基板裏面上に少なくとも前記接続体を覆うように形成された絶縁層と、
前記接続体と電気的に接続され、前記絶縁層を貫通する導電体と、
前記第2パッドは、前記絶縁層上に形成され、前記導電体と電気的に接続されている
請求項7に記載の絶縁チップ。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、絶縁チップおよび信号伝達装置に関する。
続きを表示(約 2,400 文字)【背景技術】
【0002】
特許文献1のトランスチップは、絶縁層積層構造内において、絶縁層積層構造の積層方向に互いに対向配置された上コイルおよび下コイルを含む。
【先行技術文献】
【特許文献】
【0003】
特開2018-78169号公報
【0004】
[概要]
上記のようなトランスチップでは、絶縁耐圧の向上が要求される場合がある。なお、上コイルおよび下コイルを含むトランスチップに限られず、上コイルおよび下コイルに代えてキャパシタを含むキャパシタチップにおいても同様に絶縁耐圧の向上が要求される場合がある。
【0005】
本開示の一様態の絶縁チップは、第1基板表面と、前記第1基板表面とは反対側の第1基板裏面とを有する第1半導体基板と、前記第1基板表面に形成された第1素子絶縁層と、前記第1素子絶縁層に設けられた第1絶縁素子と、を含む第1ユニットと、第2基板表面と、前記第2基板表面とは反対側の第2基板裏面とを有する第2半導体基板と、前記第2基板表面に形成された第2素子絶縁層と、前記第2素子絶縁層に設けられた第2絶縁素子と、を含み、前記第1ユニットの上に配置された第2ユニットと、前記第1ユニットと前記第2ユニットとの間に介在する絶縁ガラス層と、を備え、前記絶縁ガラス層によって前記第1ユニットおよび前記第2ユニットが接合されたユニット接合状態において、前記絶縁ガラス層は、前記第1素子絶縁層および前記第2素子絶縁層の双方に接した状態で前記第1素子絶縁層および前記第2素子絶縁層の双方を接合しており、前記第1絶縁素子および前記第2絶縁素子は対向して配置されている。
【図面の簡単な説明】
【0006】
図1は、一実施形態の絶縁チップを用いた信号伝達装置の回路構成を模式的に示す回路図である。
図2は、図1の信号伝達装置の構成を模式的に示す概略平面図である。
図3は、図2の信号伝達装置における絶縁チップの構成を模式的に示す概略平面図である。
図4は、図3のF4-F4線で絶縁チップを切断した概略断面図である。
図5は、図3の絶縁チップの第2ユニットを模式的に示す概略平面図である。
図6は、図3の絶縁チップの第1ユニットを模式的に示す概略平面図である。
図7は、図4の絶縁チップの第1絶縁素子および第1パッドを含む部分を拡大した概略断面図である。
図8は、図4の絶縁チップの第2絶縁素子および第2パッドを含む部分を拡大した概略断面図である。
図9は、図3の絶縁チップの例示的な製造工程を示す概略断面図である。
図10は、図3の絶縁チップの例示的な製造工程を示す概略断面図である。
図11は、図10に続く例示的な製造工程を示す概略断面図である。
図12は、図11に続く例示的な製造工程を示す概略斜視図である。
図13は、図12に続く例示的な製造工程を示す概略平面図である。
図14は、図13に続く例示的な製造工程を示す概略断面図である。
図15は、図14に続く例示的な製造工程を示す概略断面図である。
図16は、図15に続く例示的な製造工程を示す概略斜視図である。
図17は、図16に続く例示的な製造工程を示す概略断面図である。
図18は、第1変更例の絶縁チップを用いた信号伝達装置の回路構成を模式的に示す回路図である。
図19は、図18の信号伝達装置における絶縁チップの構成を模式的に示す概略断面図である。
図20は、第2変更例の絶縁チップの構成を模式的に示す概略断面図である。
図21は、第3変更例の絶縁チップの構成を模式的に示す概略断面図である。
図22は、第4変更例の絶縁チップの構成を模式的に示す概略断面図である。
図23は、図22の絶縁チップの構成を模式的に示す概略断面図である。
【0007】
[詳細な説明]
以下、添付図面を参照して本開示における絶縁チップおよび信号伝達装置の実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0008】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0009】
<実施形態>
[信号伝達装置の回路構成]
図1を参照して、一実施形態の信号伝達装置10の構成について説明する。図1は、信号伝達装置10の回路構成を模式的に示している。
【0010】
図1に示すように、信号伝達装置10は、1次側端子11と2次側端子12との間を電気的に絶縁しつつパルス信号を伝達するように構成されている。信号伝達装置10は、例えばデジタルアイソレータである。デジタルアイソレータの一例はDC/DCコンバータである。一実施形態の信号伝達装置10は、1次側端子11に電気的に接続された1次側回路13と、2次側端子12に電気的に接続された2次側回路14と、1次側回路13と2次側回路14とを電気的に絶縁するトランス15と、を有する信号伝達回路10Aを含む。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

個人
集積回路
1か月前
個人
集積回路
16日前
シチズン電子株式会社
発光装置
1か月前
HOYA株式会社
光照射装置
1か月前
富士電機株式会社
半導体装置
1か月前
日機装株式会社
半導体発光装置
16日前
ローム株式会社
半導体装置
17日前
株式会社東芝
計算装置
23日前
株式会社半導体エネルギー研究所
表示装置
1か月前
株式会社半導体エネルギー研究所
記憶装置
1か月前
三菱電機株式会社
半導体装置
1か月前
株式会社半導体エネルギー研究所
表示装置
2日前
日亜化学工業株式会社
発光素子
20日前
日亜化学工業株式会社
発光装置
16日前
キヤノン株式会社
有機発光素子
16日前
ローム株式会社
窒化物半導体装置
1か月前
ローム株式会社
窒化物半導体装置
2日前
ローム株式会社
窒化物半導体装置
2日前
株式会社カネカ
太陽電池モジュール
3日前
日亜化学工業株式会社
発光素子
2日前
個人
半導体装置
23日前
ローム株式会社
基板
6日前
国立研究開発法人産業技術総合研究所
半導体装置
23日前
日亜化学工業株式会社
発光素子
24日前
TDK株式会社
スピン変換器
20日前
日亜化学工業株式会社
発光装置
2日前
株式会社東海理化電機製作所
発光装置
2日前
サンケン電気株式会社
半導体装置
1か月前
東ソー株式会社
積層体及びそれを備えた熱電変換材料
1か月前
サンケン電気株式会社
白色発光装置
16日前
サンケン電気株式会社
白色発光装置
6日前
ローム株式会社
半導体装置
23日前
日本電気株式会社
デバイスとその製造方法
16日前
ローム株式会社
半導体装置
23日前
ローム株式会社
半導体装置
20日前
東レ株式会社
積層体、ディスプレイ、積層体の製造方法
23日前
続きを見る