TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025024461
公報種別公開特許公報(A)
公開日2025-02-20
出願番号2023128594
出願日2023-08-07
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 89/10 20250101AFI20250213BHJP()
要約【課題】電流集中を緩和すること。
【解決手段】半導体装置10は、外部電極63および外部電極62の双方は、矩形状に形成されたパッド部631,911と、Z方向から視てX方向と直交するY方向に第1パッド部631,911から延び且つX方向における配線幅W52,W12がパッド部631,911から離れるに従って徐々に小さくなるように形成されたテーパ部632,912と、テーパ部632,912からY方向に沿って延び且つパッド部631,911よりもX方向の配線幅W53,W13が狭い矩形状に形成された先端部633,913と、を含む。外部電極63のパッド部631と外部電極62の先端部913とがX方向に離隔して配置され、外部電極63の先端部633と外部電極62のパッド部911とがX方向に離隔して配置されている。
【選択図】図4
特許請求の範囲【請求項1】
ゲート電極、第1素子電極、および第2素子電極を含む第1トランジスタが形成された半導体装置であって、
半導体基板と、
前記半導体基板上に形成され絶縁層と、
前記絶縁層上に形成され、前記第1トランジスタの前記第1素子電極と電気的に接続された第1外部電極と、
前記絶縁層上であって、前記絶縁層の厚さ方向から視て第1方向に前記第1外部電極と離隔した位置に形成され、前記第1トランジスタの前記第2素子電極と電気的に接続された第2外部電極と、
を含み、
前記第1外部電極および前記第2外部電極の双方は、
矩形状に形成された第1パッド部と、
前記厚さ方向から視て前記第1方向と直交する第2方向に前記第1パッド部から延び且つ前記第1方向における配線幅が前記第1パッド部から離れるに従って徐々に小さくなるように形成された第1テーパ部と、
前記第1テーパ部から前記第2方向に沿って延び且つ前記第1パッド部よりも前記第1方向の配線幅が狭い矩形状に形成された第1先端部と、
を含み、
前記第1外部電極の前記第1パッド部と前記第2外部電極の前記第1先端部とが前記第1方向に離隔して配置され、
前記第1外部電極の前記第1先端部と前記第2外部電極の前記第1パッド部とが前記第1方向に離隔して配置されている、
半導体装置。
続きを表示(約 1,300 文字)【請求項2】
前記第1トランジスタの前記第1素子電極に電気的に接続され、前記第1方向に延び、前記第2方向に配列された複数のソースパターンと、
前記第1トランジスタの前記第2素子電極に電気的に接続され、前記第1方向に延び、前記第2方向に配列され且つ前記複数の第1外部電極と交互に配置された複数のドレインパターンと、
を含み、
前記第1外部電極および前記第2外部電極は、前記複数のソースパターンおよび前記複数のドレインパターンの上に形成され、
前記第1外部電極は、前記複数のソースパターンを介して前記第1トランジスタの前記第1素子電極と電気的に接続され、
前記第2外部電極は、前記複数のドレインパターンを介して前記第1トランジスタの前記第2素子電極と電気的に接続されている、
請求項1に記載の半導体装置。
【請求項3】
前記第1方向において、前記第2外部電極を挟むように配置された2つの前記第1外部電極を含む、
請求項1に記載の半導体装置。
【請求項4】
前記第1外部電極および前記第2外部電極の双方は複数設けられ、前記第1方向において交互に配置されている、
請求項1に記載の半導体装置。
【請求項5】
複数の前記第2外部電極は、前記第1方向における両端に配置された端部電極と、両端の前記端部電極の間に配置された中間電極と、を含み、
前記端部電極の前記第1テーパ部は、前記中間電極の前記第1テーパ部よりも幅狭に形成されている、
請求項1に記載の半導体装置。
【請求項6】
前記第1外部電極は、前記第1パッド部から前記第1テーパ部と反対方向に延び且つ前記第1方向における配線幅が前記第1パッド部から徐々に小さくなるように形成された第2テーパ部を含む、
請求項1に記載の半導体装置。
【請求項7】
前記第1トランジスタはパワーMOSトランジスタである、
請求項1に記載の半導体装置。
【請求項8】
前記第1トランジスタが配置された第1領域を含み、
前記第1外部電極および前記第2外部電極は、前記第1領域上に配置されている、
請求項1に記載の半導体装置。
【請求項9】
前記第1外部電極および前記第2外部電極の双方を覆い、前記第1外部電極の前記第1パッド部の一部を露出する開口部と、前記第2外部電極の前記第1パッド部の一部を露出する開口部と、を有する保護層を含む、
請求項1に記載の半導体装置。
【請求項10】
前記第1トランジスタのゲート電極に接続された駆動回路を含む第2領域と、
前記厚さ方向において前記第1外部電極および前記第2外部電極と同じ位置に配置され、前記第2領域に配置された複数の回路素子と電気的に接続され、前記厚さ方向から視て矩形状に形成された複数のパッド配線と、
を含み、
前記保護層は、前記複数のパッド配線の一部をそれぞれ露出する複数の開口部を有する、
請求項9に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関するものである。
続きを表示(約 2,000 文字)【背景技術】
【0002】
特許文献1には、直線状に形成されたソースおよびドレインを含む半導体装置が示されている。
【先行技術文献】
【特許文献】
【0003】
国際公開第2022/054600号
【0004】
[概要]
ところで、ソースやドレイン等の配線において、電流集中を緩和することが求められる。
【0005】
本開示の一態様である半導体装置は、ゲート電極、第1素子電極、および第2素子電極を含む第1トランジスタが形成された半導体装置であって、半導体基板と、前記半導体基板上に形成され絶縁層と、前記絶縁層上に形成され、前記第1トランジスタの前記第1素子電極と電気的に接続された第1外部電極と、前記絶縁層上であって、前記絶縁層の厚さ方向から視て第1方向に前記第1外部電極と離隔した位置に形成され、前記第1トランジスタの前記第2素子電極と電気的に接続された第2外部電極と、を含み、前記第1外部電極および前記第2外部電極の双方は、矩形状に形成された第1パッド部と、前記厚さ方向から視て前記第1方向と直交する第2方向に前記第1パッド部から延び且つ前記第1方向における配線幅が前記第1パッド部から離れるに従って徐々に小さくなるように形成された第1テーパ部と、前記第1テーパ部から前記第2方向に沿って延び且つ前記第1パッド部よりも前記第1方向の配線幅が狭い矩形状に形成された第1先端部と、を含み、前記第1外部電極の前記第1パッド部と前記第2外部電極の前記第1先端部とが前記第1方向に離隔して配置され、前記第1外部電極の前記第1先端部と前記第2外部電極の前記第1パッド部とが前記第1方向に離隔して配置されている。
【図面の簡単な説明】
【0006】
図1は、一実施形態に係る半導体装置の概略平面図である。
図2は、図1の半導体装置の電気的構成を示すブロック図である。
図3は、図1のF3-F3線に沿った半導体装置の概略断面図である。
図4は、図1の半導体装置の一部を拡大して示す概略平面図である。
図5は、図1の半導体装置の外部電極の接続状態を示す概略平面図である。
図6は、図1の半導体装置の外部電極と接続状態を示す概略断面図である。
図7は、比較例の半導体装置の一部を示す概略平面図である。
図8は、変更例の半導体装置の概略平面図である。
図9は、図8の半導体装置の一部を示す概略平面図である。
図10は、変更例の半導体装置の一部を示す概略平面図である。
【0007】
[詳細な説明]
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0008】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0009】
本開示において使用される「少なくとも1つ」という表現は、所望の選択肢の「1つ以上」を意味する。一例として、本開示において使用される「少なくとも1つ」という表現は、選択肢の数が2つであれば「1つの選択肢のみ」または「2つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも1つ」という表現は、選択肢の数が3つ以上であれば「1つの選択肢のみ」または「2つ以上の任意の選択肢の組み合わせ」を意味する。
【0010】
図1は、半導体装置10の一例を示す概略平面図である。図6は、図1の半導体装置の電気的構成を示すブロック図である。図3は、図1のF3-F3線に沿って切断した半導体装置10の概略断面図である。図4は、図1の半導体装置10の一部を拡大して示す概略平面図である。図5は、図1の半導体装置の外部電極と配線の接続を示す概略平面図である。図6は、図1の半導体装置の外部電極と配線の接続を示す概略断面図である。本開示において使用される「平面視」という用語は、図1に示されるお互いに直交するXYZ軸のZ方向に半導体装置10を視ることをいう。ここで、X方向は「第1方向」の一例であり、Y方向は「第2方向」の一例である。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

個人
集積回路
21日前
個人
集積回路
今日
シチズン電子株式会社
発光装置
15日前
富士電機株式会社
半導体装置
21日前
HOYA株式会社
光照射装置
21日前
日機装株式会社
半導体発光装置
今日
ローム株式会社
半導体装置
1日前
株式会社東芝
計算装置
7日前
三菱電機株式会社
半導体装置
21日前
株式会社半導体エネルギー研究所
表示装置
14日前
株式会社半導体エネルギー研究所
記憶装置
14日前
個人
スーパージャンクションMOSFET
28日前
キヤノン株式会社
有機発光素子
今日
日亜化学工業株式会社
発光素子
4日前
日亜化学工業株式会社
発光装置
今日
ローム株式会社
窒化物半導体装置
15日前
ローム株式会社
半導体装置
22日前
株式会社カネカ
太陽電池製造方法
22日前
個人
半導体装置
7日前
日亜化学工業株式会社
発光素子
8日前
国立研究開発法人産業技術総合研究所
半導体装置
7日前
TDK株式会社
スピン変換器
4日前
サンケン電気株式会社
半導体装置
21日前
東ソー株式会社
積層体及びそれを備えた熱電変換材料
15日前
ローム株式会社
発光装置
22日前
サンケン電気株式会社
白色発光装置
今日
キオクシア株式会社
半導体記憶装置
21日前
日本電気株式会社
デバイスとその製造方法
今日
ローム株式会社
半導体装置
7日前
ローム株式会社
半導体装置
7日前
ローム株式会社
半導体装置
14日前
東レ株式会社
積層体、ディスプレイ、積層体の製造方法
7日前
ローム株式会社
半導体装置
4日前
日亜化学工業株式会社
発光装置
22日前
京セラ株式会社
半導体素子
今日
日亜化学工業株式会社
発光装置の製造方法
21日前
続きを見る