特許ウォッチ

公開番号2025018192
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2023121697
出願日2023-07-26
発明の名称半導体集積回路装置、アナログ・フロント・エンド、及びセンサ
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03F 3/34 20060101AFI20250130BHJP(基本電子回路)
要約【課題】出力オフセットを低減することができる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置(12)は、外部基準電圧を受け取るように構成された端子(REF)と、入力信号を受け取り、基準電圧を基準として前記入力信号を増幅するように構成された第1アンプ(A1)と、前記第1アンプの出力信号を受け取り、前記外部基準電圧を基準として前記第1アンプの出力信号を増幅するように構成された第2アンプ(A2)と、を備える。前記基準電圧は前記外部基準電圧に基づく電圧である。
【選択図】図5
特許請求の範囲【請求項１】
外部基準電圧を受け取るように構成された端子と、
入力信号を受け取り、基準電圧を基準として前記入力信号を増幅するように構成された第１アンプと、
前記第１アンプの出力信号を受け取り、前記外部基準電圧を基準として前記第１アンプの出力信号を増幅するように構成された第２アンプと、
を備え、
前記基準電圧は前記外部基準電圧に基づく電圧である、半導体集積回路装置。
続きを表示（約 550 文字）【請求項２】
コモンモードフィードバック回路を備え、
前記第１アンプは、差動入力及び差動出力型のアンプであり、
前記コモンモードフィードバック回路は、前記基準電圧と前記第１アンプのコモンモード電圧とが同一になるように前記第１アンプに対してフィードバックをかけるように構成されている、請求項１に記載の半導体集積回路装置。
【請求項３】
前記基準電圧は所定の電圧と前記外部基準電圧とに基づく電圧である、請求項１に記載の半導体集積回路装置。
【請求項４】
前記基準電圧は前記外部基準電圧である、請求項１に記載の半導体集積回路装置。
【請求項５】
前記基準電圧をクランプするように構成されたクランプ回路を備える、請求項１に記載の半導体集積回路装置。
【請求項６】
請求項１～５のいずれか一項に記載の半導体集積回路装置と、
前記第２アンプの出力をＡＤ変換するように構成されたＡＤコンバータと、
を備える、アナログ・フロント・エンド。
【請求項７】
センサ素子と、
前記センサ素子の出力を処理するように構成された請求項６に記載のアナログ・フロント・エンドと、
を備える、センサ。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体集積回路装置、アナログ・フロント・エンド、及びセンサに関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
従来、電流検出アンプが知られている。電流検出アンプは、電流を検出するシャント抵抗の両端間電圧に応じた出力電圧（センス電圧）を生成する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１９８２１７号公報（段落００６９）
【０００４】
［概要］
電流検出アンプの出力オフセットが大きいければ、電流検出アンプの出力精度が低下する。なお、検出対象が電流以外である場合も、アンプの出力オフセットが大きければ、アンプの出力精度が低下する。
【０００５】
本明細書中に開示されている半導体集積回路装置は、外部基準電圧を受け取るように構成された端子と、入力信号を受け取り、基準電圧を基準として前記入力信号を増幅するように構成された第１アンプと、前記第１アンプの出力信号を受け取り、前記外部基準電圧を基準として前記第１アンプの出力信号を増幅するように構成された第２アンプと、を備える。前記基準電圧は前記外部基準電圧に基づく電圧である。
【０００６】
本明細書中に開示されているアナログ・フロント・エンドは、上記構成の半導体集積回路装置と、前記第２アンプの出力をＡＤ変換するように構成されたＡＤコンバータと、を備える。
【０００７】
本明細書中に開示されているセンサは、センサ素子と、前記センサ素子の出力を処理するように構成された上記構成のアナログ・フロント・エンドと、を備える。
【図面の簡単な説明】
【０００８】
図１は、比較例に係る電流センサの構成を示す図である。
図２は、比較例での外部基準電圧と出力オフセットとの関係を示す図である。
図３は、第１実施形態に係る電流センサの構成を示す図である。
図４は、第１実施形態での外部基準電圧と出力オフセットとの関係を示す図である。
図５は、第２実施形態に係る電流センサの構成を示す図である。
図６は、第２実施形態での外部基準電圧と出力オフセットとの関係を示す図である。
図７は、第３実施形態に係る電流センサの構成を示す図である。
図８は、第３実施形態での外部基準電圧と出力オフセットとの関係を示す図である。
図９は、電流センサの変形例を示す図である。
【発明を実施するための形態】
【０００９】
［詳細な説明］
＜電流センサ（比較例）＞
図１は、比較例（＝後出の実施形態と対比される一般的な構成）に係る電流センサの構成を示す図である。図１に示す電流センサ１００は、負荷ＬＤに流れる電流に応じた電圧を出力するセンサである。
【００１０】
電流センサ１００は、シャント抵抗ＲＳと、シャント抵抗ＲＳの出力を処理するアナログ・フロント・エンドと、を備える。電流センサ１００のアナログ・フロント・エンドは、半導体集積回路装置１０と、外部抵抗ＲＯ１及びＲＯ２と、外部キャパシタＣＯと、ＡＤコンバータ２０と、を備える。
（【００１１】以降は省略されています）

関連特許