特許ウォッチ

公開番号2025007911
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023109635
出願日2023-07-03
発明の名称プリント配線板
出願人イビデン株式会社
代理人弁理士法人第一テクニカル国際特許事務所
主分類H05K 3/46 20060101AFI20250109BHJP(他に分類されない電気技術)
要約【課題】再配線部上の電子部品の動作を確保し信頼性を高めるプリント配線板の提供。
【解決手段】プリント配線板は、コア基板と、第1ビルドアップ層と、第2ビルドアップ層と、ICチップ、とを有する。第1ビルドアップ層は第1樹脂絶縁層と第1導体層と第1ビア導体を有し、第2ビルドアップ層は第2樹脂絶縁層と第2導体層と第2ビア導体を有し、第1導体層は複数の第1導体回路を有し、複数の第1導体回路の内、最小の幅を有する第1導体回路は最小の第1導体回路であって、第2導体層は複数の第2導体回路を有し、複数の第2導体回路の内、最小の幅を有する第2導体回路は最小の第2導体回路であって、最小の第2導体回路の幅は最小の第1導体回路の幅より小さく、第2樹脂絶縁層の厚みは第1樹脂絶縁層の厚みより薄く、第2ビア導体の径は第1ビア導体の径より小さく、第2導体層の厚みは第1導体層の厚みよりも薄い。
【選択図】図1
特許請求の範囲【請求項１】
第１面と前記第１面と反対側の第２面と前記第１面から前記第２面に至る電子部品収容用の開口とを有するコア材と前記開口内に収容されている前記電子部品と前記第１面上に形成されているコア材上第１導体層と前記第２面上に形成されているコア材上第２導体層とを有するコア基板と、
前記第１面上に形成されている第１ビルドアップ層と、
前記第１ビルドアップ層上に形成されている第２ビルドアップ層と、
前記第２ビルドアップ層上に実装されているＩＣチップ、とを有するプリント配線板であって、
第１ビルドアップ層は前記第１面上に積層されている第１樹脂絶縁層と前記第１樹脂絶縁層上に形成されている第１導体層と前記第１樹脂絶縁層を貫通し前記第１導体層と前記コア材上第１導体層を電気的に接続している第１ビア導体を有し、第２ビルドアップ層は前記第１樹脂絶縁層と前記第１導体層上に積層されている第２樹脂絶縁層と前記第２樹脂絶縁層上に形成されている第２導体層と前記第２樹脂絶縁層を貫通し前記第２導体層と前記第１導体層を電気的に接続する第２ビア導体を有し、前記第１導体層は複数の第１導体回路を有し、前記複数の第１導体回路の内、最小の幅を有する前記第１導体回路は最小の第１導体回路であって、前記第２導体層は複数の第２導体回路を有し、前記複数の第２導体回路の内、最小の幅を有する前記第２導体回路は最小の第２導体回路であって、前記最小の第２導体回路の幅は前記最小の第１導体回路の幅より小さく、前記第２樹脂絶縁層の厚みは前記第１樹脂絶縁層の厚みより薄く、前記第２ビア導体の径は前記第１ビア導体の径より小さく、前記第２導体層の厚みは前記第１導体層の厚みよりも薄い。
続きを表示（約 100 文字）【請求項２】
請求項１のプリント配線板であって、前記第１ビルドアップ層の配線密度（Ｌ／Ｓ）は７／７～３０／３０であり、前記第２ビルドアップ層の配線密度（Ｌ／Ｓ）は１／１～５／５である。

発明の詳細な説明【技術分野】
【０００１】
本明細書によって開示される技術は、プリント配線板に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
特許文献１は、配線基板を開示している。特許文献１の図１に示されるように、特許文献１は、配線層及び絶縁層を有するベース配線基板と、絶縁層及び再配線層を有する再配線部、とを有する配線基板を開示している。再配線層は、シード層及びその上の金属めっき層から形成されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－１５４８００号公報
【発明の概要】
【０００４】
＜特許文献１の課題＞
特許文献１の技術では、再配線部上に電子部品が実装される。そのため、再配線部上の電子部品に電源を供給するための経路の距離が長いと考えられる。再配線部内の配線は薄く細いので、配線抵抗が高いと考えられる。そのため、再配線部上の電子部品が電源不足に陥りやすいと考えられる。特許文献１の技術による配線基板では、再配線部上の電子部品が誤動作する、あるいは、電子部品が動作しないと考えられる。
【課題を解決するための手段】
【０００５】
本発明のプリント配線板は、第１面と前記第１面と反対側の第２面と前記第１面から前記第２面に至る電子部品収容用の開口とを有するコア材と前記開口内に収容されている前記電子部品と前記第１面上に形成されているコア材上第１導体層と前記第２面上に形成されているコア材上第２導体層とを有するコア基板と、前記第１面上に形成されている第１ビルドアップ層と、前記第１ビルドアップ層上に形成されている第２ビルドアップ層と、前記第２ビルドアップ層上に実装されているＩＣチップ、とを有する。第１ビルドアップ層は前記第１面上に積層されている第１樹脂絶縁層と前記第１樹脂絶縁層上に形成されている第１導体層と前記第１樹脂絶縁層を貫通し前記第１導体層と前記コア材上第１導体層を電気的に接続している第１ビア導体を有し、第２ビルドアップ層は前記第１樹脂絶縁層と前記第１導体層上に積層されている第２樹脂絶縁層と前記第２樹脂絶縁層上に形成されている第２導体層と前記第２樹脂絶縁層を貫通し前記第２導体層と前記第１導体層を電気的に接続する第２ビア導体を有し、前記第１導体層は複数の第１導体回路を有し、前記複数の第１導体回路の内、最小の幅を有する前記第１導体回路は最小の第１導体回路であって、前記第２導体層は複数の第２導体回路を有し、前記複数の第２導体回路の内、最小の幅を有する前記第２導体回路は最小の第２導体回路であって、前記最小の第２導体回路の幅は前記最小の第１導体回路の幅より小さく、前記第２樹脂絶縁層の厚みは前記第１樹脂絶縁層の厚みより薄く、前記第２ビア導体の径は前記第１ビア導体の径より小さく、前記第２導体層の厚みは前記第１導体層の厚みよりも薄い。
【０００６】
本発明の実施形態では、コア基板の第１面上に第１ビルドアップ層が形成されている。第１ビルドアップ層上に第２ビルドアップ層が形成されている。第２ビルドアップ層上にＩＣチップが実装されている。第１ビルドアップ層は、第１樹脂絶縁層、第１導体層、第１ビア導体を有する。第２ビルドアップ層は、第２樹脂絶縁層、第２導体層、第２ビア導体を有する。第２導体層は複数の第２導体回路を有し、第１導体層は複数の第１導体回路を有する。第２導体回路の内最小の第２導体回路の幅は、第１導体回路の内最小の第１導体回路の幅よりも小さい。第２樹脂絶縁層の厚みは第１樹脂絶縁層の厚みよりも小さい。第２ビア導体の径は第１ビア導体の系よりも小さい。第２導体層の厚みは第１導体層の厚みよりも薄い。第２ビルドアップ層は、いわゆる再配線部を形成している。
コア基板の電子部品収容用の開口の中に電子部品が収容されている。そのため、再配線部である第２ビルドアップ層上のＩＣチップとコア基板内の電子部品間の距離は短い。そのため、ＩＣチップに対して、コア基板内の電子部品を介し電源を十分に供給可能である。実施形態のプリント配線板では、再配線部上のＩＣチップは誤動作しない。再配線部上のＩＣチップは正常に動作する。
【図面の簡単な説明】
【０００７】
実施形態のプリント配線板を模式的に示す断面図。
実施形態のプリント配線板を模式的に示す拡大断面図。
【発明を実施するための形態】
【０００８】
＜実施形態＞
図１は、実施形態のプリント配線板１０の断面図である。図１に示されるように、プリント配線板１０は、コア基板３０と、上側のビルドアップ層Ｂｕ１と、下側のビルドアップ層Ｂｕ２と、第１ソルダーレジスト層９０Ｆと、第２ソルダーレジスト層９０Ｓ、とを有する。コア基板３０は、コア材２０を有する。コア材２０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓを有する。上側のビルドアップ層Ｂｕ１はコア基板３０の第１面Ｆ上に形成されている。下側のビルドアップ層Ｂｕ２はコア基板３０の第２面Ｓ上に形成されている。第１ソルダーレジスト層９０Ｆは上側のビルドアップ層Ｂｕ１上に形成されている。第２ソルダーレジスト層９０Ｓは下側のビルドアップ層Ｂｕ２上に形成されている。
【０００９】
上側のビルドアップ層Ｂｕ１は、ビルドアップ層５０Ｆ(第１ビルドアップ層)とビルドアップ層７０Ｆ(第２ビルドアップ層)で形成されている。ビルドアップ層５０Ｆはコア材２０の第１面Ｆ上に形成されている。ビルドアップ層７０Ｆはビルドアップ層５０Ｆ上に形成されている。ビルドアップ層７０Ｆにより再配線部１００が形成されている。
【００１０】
コア材２０は複数の開口を有する。各開口内にビア導体２０Ａが形成されている。ビア導体２０Ａは、コア材２０を貫通し、第１面Ｆから第２面Ｓに至る。コア基板３０は、導体層２１（コア材上第１導体層）と導体層２２（コア材上第２導体層）を有する。導体層２１はコア材２０の第１面Ｆ上に形成されている。導体層２２はコア材２０の第２面Ｓ上に導体層２２が形成されている。コア材２０を挟んで隣接する導体層２１，２２は、当該隣接する導体層２１，２２に挟まれるビア導体２０Ａで接続される。
（【００１１】以降は省略されています）

関連特許