特許ウォッチ

公開番号2025022428
公報種別公開特許公報(A)
公開日2025-02-14
出願番号2023126986
出願日2023-08-03
発明の名称回路基板、画像形成装置
出願人キヤノン株式会社
代理人個人
主分類H05K 1/18 20060101AFI20250206BHJP(他に分類されない電気技術)
要約【課題】貫通ビアへの半田流入による歩留まりの低下を抑制することができる回路基板を提供する。
【解決手段】回路基板1は、第1ICパッケージ2が実装されるための実装領域41が設けられた第1面100と、第2ICパッケージ3が実装されるための実装領域42が設けられた第2面200と、を有する。回路基板1には、それぞれが回路基板1を貫通する複数のサーマルビアが設けられる。回路基板1は、第1面100に垂直な方向で見たときに、実装領域41と実装領域42とが重なる重複領域を含む。複数のサーマルビアは、重複領域に配されたサーマルビア17と、サーマルビア17とは異なる開口面積を有するサーマルビア16とを含む。
【選択図】図1
特許請求の範囲【請求項１】
第１電子部品が実装されるための第１実装領域が設けられた第１面と、第２電子部品が実装されるための第２実装領域が設けられた、前記第１面とは異なる第２面と、を有する回路基板であって、
前記回路基板には、それぞれが前記回路基板を貫通する複数の貫通ビアが設けられ、
前記回路基板は、前記第１面に垂直な方向で見たときに、前記第１実装領域と前記第２実装領域とが重なる重複領域を含み、
前記複数の貫通ビアは、前記重複領域に配された第１貫通ビアと、前記第１貫通ビアとは異なる開口面積を有する第２貫通ビアとを含むことを特徴とする、
回路基板。
続きを表示（約 1,000 文字）【請求項２】
前記第１面に設けられる前記第１電子部品が接着可能な第１伝熱パターンと、
前記第２面に設けられる前記第２電子部品が接着可能な第２伝熱パターンと、
前記第１貫通ビアは、前記第１伝熱パターンと前記第２伝熱パターンとを接続することを特徴とする、
請求項１記載の回路基板。
【請求項３】
前記第１伝熱パターンのサイズは前記第２伝熱パターンのサイズよりも大きいことを特徴とする、
請求項２記載の回路基板。
【請求項４】
前記第１貫通ビアは、前記第１伝熱パターンと前記第２伝熱パターンとが前記方向から見たときに重なる領域に設けられることを特徴とする、
請求項２記載の回路基板。
【請求項５】
前記第２貫通ビアは、前記方向から見たときに前記第１実装領域と前記第２実装領域とが重ならない領域に設けられることを特徴とする、
請求項１記載の回路基板。
【請求項６】
前記第２貫通ビアと前記第２伝熱パターンとを接続し、ソルダーレジストが被せられた放熱路をさらに備えることを特徴とする、
請求項２記載の回路基板。
【請求項７】
前記第１貫通ビアの数は前記第２貫通ビアの数よりも多いことを特徴とする、
請求項５記載の回路基板。
【請求項８】
前記第１伝熱パターンと前記第２伝熱パターンは矩形であり、
前記第１貫通ビアは、前記第２伝熱パターンの四隅に設けられ、
前記第２貫通ビアは、前記第１伝熱パターンの四隅に設けられることを特徴とする、
請求項２記載の回路基板。
【請求項９】
前記第１伝熱パターンと前記第２伝熱パターンは矩形であり、
前記第１貫通ビアは、前記第２伝熱パターンの四隅と二辺に沿った位置に設けられ、
前記第２貫通ビアは、前記第１伝熱パターンの四隅に設けられることを特徴とする、
請求項２記載の回路基板。
【請求項１０】
前記第１伝熱パターンと前記第２伝熱パターンは矩形であり、
前記第１貫通ビアは、前記第２伝熱パターンの四隅に設けられ、
前記第２貫通ビアは、前記第１伝熱パターンの二隅に設けられることを特徴とする、
請求項２記載の回路基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子部品が実装される回路基板、及びこのような回路基板が実装される画像形成装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
集積回路（以下、「ＩＣ」という。）は、高密度化、高集積化に伴い、発生する熱量が多くなる傾向になる。そのために回路基板へのリフロー実装に対応した表面実装タイプのＩＣパッケージには、ＩＣの放熱を目的とした放熱板（サーマルパッド）が設けられている。ＩＣで発生した熱は、放熱板に対向して設けられる回路基板上の伝熱パターン（サーマルランド）に伝導される。伝熱パターンには放熱用の貫通ビア（サーマルビア）が設けられている。放熱板から伝導された熱は、該貫通ビアを介して回路基板の他層に放熱される。特許文献１には、このような貫通ビアが複数設けられた回路基板が開示される。この回路基板は、裏面にレジスト開口部を設けることで、リフロー実装時に溶融して貫通ビアに流入した半田を該レジスト開口部に吸収させる構成となっている。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－７８２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
回路基板に複数の放熱用の貫通ビアが設けられる場合、貫通ビアの位置によっては大量の半田が貫通ビアに流入する可能性がある。これは、ＩＣパッケージの実装に必要な半田量の減少につながり、回路基板にＩＣパッケージが十分な強度で実装されなくなる原因となる。ＩＣパッケージが回路基板に十分な強度で実装されていない場合、回路基板の歩留まりが低下し、しいては該回路基板が取り付けられる装置の歩留まりが低下する。
【０００５】
本発明は、上述の問題に鑑み、貫通ビアへの半田流入による歩留まりの低下を抑制することができる回路基板を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明の回路基板は、第１電子部品が実装されるための第１実装領域が設けられた第１面と、第２電子部品が実装されるための第２実装領域が設けられた、前記第１面とは異なる第２面と、を有する回路基板であって、前記回路基板には、それぞれが前記回路基板を貫通する複数の貫通ビアが設けられ、前記回路基板は、前記第１面に垂直な方向で見たときに、前記第１実装領域と前記第２実装領域とが重なる重複領域を含み、前記複数の貫通ビアは、前記重複領域に配された第１貫通ビアと、前記第１貫通ビアとは異なる開口面積を有する第２貫通ビアとを含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、貫通ビアへの半田流入を抑制することで、歩留まりの低下を抑制することができる。
【図面の簡単な説明】
【０００８】
回路基板の構成例示図。
回路基板の第１面側の配線パターンの例示図。
回路基板の第２面側の配線パターンの例示図。
回路基板の構成例示図。
リフロー温度プロファイルの例示図。
クリーム半田がサーマルビアに流入する過程の説明図。
クリーム半田がサーマルビアに流入する過程の説明図。
クリーム半田がサーマルビアに流入する過程の説明図。
第２面側の配線パターンの例示図。
第２面側の配線パターンの例示図。
第２面側の配線パターンの例示図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して本発明の好適な実施形態について説明する。
【００１０】
本実施形態の回路基板は、複数の電子部品が実装され、各電子部品がプリント配線により接続されるプリント配線基板である。この回路基板は、多数の電子部品が実装されることで製造される。電子部品は、放熱板を有し、回路基板に放熱する構成となっている。以下、電子部品として、放熱板を備えてＩＣを内蔵するＩＣパッケージを例に説明する。回路基板は、放熱用の貫通ビアであるサーマルビアを有し、電子部品の熱をサーマルビアを介して内部に拡散する。
（【００１１】以降は省略されています）

関連特許