特許ウォッチ

公開番号2024178563
公報種別公開特許公報(A)
公開日2024-12-25
出願番号2023096784
出願日2023-06-13
発明の名称半導体駆動回路
出願人サンケン電気株式会社
代理人個人,個人,個人,個人
主分類H03K 17/0812 20060101AFI20241218BHJP(基本電子回路)
要約【課題】簡易な構成で、ソフトシャットダウンを実現することが可能な半導体駆動回路を提供する。
【解決手段】半導体駆動回路100は、半導体素子を駆動するための半導体駆動回路100である。半導体駆動回路100は、入力信号を入力し、入力信号に基づいて、セット信号及びリセット信号を生成する制御回路110を備える、また、半導体駆動回路100は、セット信号の立ち上がりエッジに応じて半導体素子の駆動信号をオンにし、リセット信号の立ち上がりエッジに応じて駆動信号をオフにする駆動信号回路120を備える。さらに、半導体駆動回路100は、セット信号及びリセット信号が同時にオンになった場合に、セット信号及びリセット信号の立ち上がりエッジに応じて、駆動信号回路120により駆動信号をオフするよりも緩やかに、半導体素子の駆動信号をソフトターンオフさせるソフト遮断回路130を備える。
【選択図】図1
特許請求の範囲【請求項１】
半導体素子を駆動するための半導体駆動回路であって、
入力信号を入力し、前記入力信号に基づいて、セット信号及びリセット信号を生成する制御回路と、
前記セット信号の立ち上がりエッジに応じて前記半導体素子の駆動信号をオンにし、前記リセット信号の立ち上がりエッジに応じて前記駆動信号をオフにする駆動信号回路と、
前記セット信号及び前記リセット信号が同時にオンになった場合に、前記セット信号及び前記リセット信号の立ち上がりエッジに応じて、前記駆動信号回路により前記駆動信号をオフするよりも緩やかに、前記半導体素子の前記駆動信号をソフトターンオフさせるソフト遮断回路と、を備える、半導体駆動回路。
続きを表示（約 1,100 文字）【請求項２】
前記ソフト遮断回路による前記ソフトターンオフに要する時間は、前記駆動信号回路により前記駆動信号をオフにする時間に比べ、少なくとも３倍の時間を要する、請求項１に記載の半導体駆動回路。
【請求項３】
前記制御回路は、アラート信号を入力し、前記アラート信号がオンの場合に、前記セット信号及び前記リセット信号を同時にオンにする、請求項１又は２に記載の半導体駆動回路。
【請求項４】
前記制御回路は、
前記入力信号及び前記アラート信号に基づいて、パルスセット信号、パルスアラート信号、及びパルスリセット信号を生成するパルス生成部と、
前記パルスセット信号又は前記パルスアラート信号に基づいて、前記セット信号を生成するセット信号生成回路と、
前記パルスリセット信号又は前記パルスアラート信号に基づいて、前記リセット信号を生成するリセット信号生成回路と、を備える、請求項３に記載の半導体駆動回路。
【請求項５】
前記制御回路は、
前記入力信号に対して所定の時間、フィルタ処理を行うフィルタ回路と、
前記入力信号の立ち上がりエッジに応じて第１パルスセット信号を出力し、前記入力信号の立ち下がりエッジに応じて第１パルスリセット信号を出力する第１パルス変換回路と、
前記フィルタ回路の出力信号の立ち上がりエッジに応じて第２パルスセット信号を出力し、前記フィルタ回路の出力信号の立ち下がりエッジに応じて第２パルスリセット信号を出力する第２パルス変換回路と、
前記第１パルスリセット信号及び前記第２パルスリセット信号の論理和信号を出力する論理和回路と、
前記論理和信号の立ち上がりエッジに応じて、ＴＦＦ出力信号のオンオフを反転させるＴＦＦ回路と、
前記第１パルスセット信号の立ち上がりエッジに応じて、前記ＴＦＦ出力信号を遅延させて第１遅延信号を出力する第１ＤＦＦ回路と、
前記第１パルスリセット信号の立ち上がりエッジに応じて、前記第１遅延信号を遅延させて第２遅延信号を出力する第２ＤＦＦ回路と、
前記第２遅延信号の立ち上がりエッジに応じて、パルスアラート信号を生成する第３パルス変換回路と、
前記第２パルスリセット信号又は前記パルスアラート信号に基づいて、前記リセット信号を生成するリセット信号生成回路と、
前記第２パルスセット信号又は前記パルスアラート信号に基づいて、前記セット信号を生成するセット信号生成回路と、を備え、
前記入力信号は、前記半導体駆動回路の異常検知時に、前記フィルタ回路の時定数より短い時間でオン、オフ、及びオンと変化するパルス波が印加される信号である、請求項１又は２に記載の半導体駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体駆動回路に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
従来、パワー半導体素子を用いてモータ等の負荷を制御する装置において、パワー半導体素子と、それらを制御する集積回路チップとを単一のパッケージ内に組み込んだパワーモジュールに関する技術が存在する。このパワーモジュールの出力端子に過電流や短絡等の異常が発生した場合、異常検知信号をパワーモジュール内部に伝達し出力素子の遮断（ターンオフ）処理を行うことで、パワーモジュール等を保護する技術が提案されている。特許文献１には、半導体デバイス駆動回路が開示されている。特許文献１に開示された半導体デバイス駆動回路は、エラー発生時に半導体スイッチング素子のゲート電圧を緩やかに低下させることで、緩やかに半導体スイッチング素子を遮断し、短絡保護を行う。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１７／０９８６２４号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された半導体デバイス駆動回路においては、不飽和電圧検知回路で検知したエラー信号を一旦、第２レベルシフト主回路で高電位エラー信号にレベルシフトさせる必要がある。しかし、第２レベルシフト主回路で示されるようなレベルシフト回路は、一般的に多くの半導体素子を必要とし、そのため、回路規模が増大する。
【０００５】
本発明は、このような従来技術が有する課題に鑑みてなされたものである。そして本発明の目的は、簡易な構成で、ソフトシャットダウンを実現することが可能な半導体駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の態様に係る半導体駆動回路は、半導体素子を駆動するための半導体駆動回路であって、入力信号を入力し、入力信号に基づいて、セット信号及びリセット信号を生成する制御回路と、セット信号の立ち上がりエッジに応じて半導体素子の駆動信号をオンにし、リセット信号の立ち上がりエッジに応じて駆動信号をオフにする駆動信号回路と、セット信号及びリセット信号が同時にオンになった場合に、セット信号及びリセット信号の立ち上がりエッジに応じて、駆動信号回路により駆動信号をオフするよりも緩やかに、半導体素子の駆動信号をソフトターンオフさせるソフト遮断回路と、を備える。
【発明の効果】
【０００７】
本発明によれば、簡易な構成で、ソフトシャットダウンを実現することが可能な半導体駆動回路を提供することができる。
【図面の簡単な説明】
【０００８】
図１は第１の実施形態に係る半導体駆動回路の構成を示す図である。
図２は第１の実施形態に係る半導体駆動回路の動作について説明するためのタイミングチャートである。
図３は、第１の実施形態に係る半導体駆動回路に設けられた制御回路の概略示す回路図である。
図４は、第１の実施形態に係る半導体駆動回路に設けられた制御回路の動作について説明するためのタイミングチャートである。
図５は、第２の実施形態に係る半導体駆動回路の構成を示す図である。
図６は、第２の実施形態に係る半導体駆動回路に設けられた制御回路の概略示す回路図である。
図７は、第２の実施形態に係る半導体駆動回路に設けられた制御回路の動作について説明するためのタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、本発明のいくつかの実施形態に係る半導体駆動回路１００を、図面を参照しながら詳細に説明する。各実施形態に係る駆動回路の図中の同一又は相当部分には、同一符号を付してその説明を省略する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る半導体駆動回路１００の構成を示す図である。本実施形態に係る半導体駆動回路１００は、負荷（三相モータ３００）を駆動する装置である。図１に示す例においては、電源４００から供給される三相モータ３００のＵ端子への電力を制御する半導体駆動回路１００の構成を示している。なお、Ｖ端子及びＷ端子に電力を供給する半導体駆動回路１００は、図１に示す回路と同じ構成となるため、ここでは図示及び説明を省略する。
（【００１１】以降は省略されています）

関連特許