特許ウォッチ

公開番号2024144894
公報種別公開特許公報(A)
公開日2024-10-15
出願番号2023057063
出願日2023-03-31
発明の名称電力増幅回路
出願人株式会社村田製作所
代理人個人,個人,個人,個人,個人
主分類H03F 1/32 20060101AFI20241004BHJP(基本電子回路)
要約【課題】信号の品質を改善可能な電力増幅回路を提供する。
【解決手段】歪み補償増幅回路であって、入力信号から分配された第1の信号を第1のゲインで増幅する第1の増幅器と、前記第1の増幅器に並列接続される第2の増幅器であって、前記入力信号から分配され、前記第1の信号と位相が異なる第2の信号を第2のゲインで増幅する第2の増幅器と、を含み、前記第1の増幅器から出力される信号と、前記第2の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、前記増幅信号を増幅した出力信号を出力する出力増幅回路と、を備え、前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第1のゲインと、前記第2のゲインと、を制御する制御回路をさらに含む。
【選択図】図1
特許請求の範囲【請求項１】
歪み補償増幅回路であって、
入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、
前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、
を含み、
前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、
前記増幅信号を増幅した出力信号を出力する出力増幅回路と、
を備え、
前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む、
電力増幅回路。
続きを表示（約 3,800 文字）【請求項２】
前記歪み補償増幅回路は、
前記第１の増幅器に第１のバイアスを供給し、前記第２の増幅器に第２のバイアスを供給するバイアス回路をさらに含み、
前記制御回路は、
前記入力信号の電力に基づいて、前記第１のバイアスと、前記第２のバイアスと、を制御する、
請求項１に記載の電力増幅回路。
【請求項３】
前記バイアス回路は、
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
を含み、
前記制御回路は、
第３のトランジスタと、第４のトランジスタと、で差動対を構成する差動回路と、
前記第３のトランジスタのエミッタまたはソースと、前記第４のトランジスタのエミッタまたはソースと、の接続点から、電流を引き抜く第５のトランジスタと、
を含み、
前記第３のトランジスタは、コレクタまたはドレインが前記第１のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続され、
前記第４のトランジスタは、ベースまたはゲートに前記入力信号の電力が供給され、コレクタまたはドレインが前記第２のトランジスタのベースまたはゲートと電気的に接続され、エミッタまたはソースが前記第５のトランジスタのコレクタまたはドレインと電気的に接続される、
請求項２に記載の電力増幅回路。
【請求項４】
前記出力増幅回路は、
前記増幅信号を、第１の増幅信号と、前記第１の増幅信号の位相と１８０度異なる位相の第２の増幅信号と、に分配する第２の分配回路と、
前記第１の増幅信号を増幅した第１の出力信号を出力する第３の増幅器と、
前記第２の増幅信号を増幅した第２の出力信号を出力する第４の増幅器と、
前記第１の出力信号と、前記第２の出力信号と、が合成された前記出力信号を出力する合成回路と
を含む、
請求項１に記載の電力増幅回路。
【請求項５】
前記歪み補償増幅回路は、
前記入力信号から分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された、前記第１の入力信号と位相が９０度異なる第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含む、
請求項１に記載の電力増幅回路。
【請求項６】
前記第２の増幅回路は、
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含む、
請求項５に記載の電力増幅回路。
【請求項７】
前記歪み補償増幅回路は、
前記入力信号が分配された第１の入力信号を増幅した第１の増幅信号を出力する第１の増幅回路と、
前記入力信号が分配された第２の入力信号を増幅した第２の増幅信号を出力する第２の増幅回路と、
を含み、
前記出力増幅回路は、
前記第１の増幅信号を増幅するピーク増幅回路と、
前記第２の増幅信号を増幅するキャリア増幅回路と、
を含み、
前記第１の増幅回路は、
前記第１の入力信号から分配された第３の信号を第３のゲインで増幅する第３の増幅器と、
前記第３の増幅器に並列接続される第４の増幅器であって、前記第１の入力信号から分配され、前記第３の信号と位相が異なる第４の信号を第４のゲインで増幅する第４の増幅器と、
前記入力信号の電力に基づいて、前記ピーク増幅回路に入力される信号の電力の変化に対する前記ピーク増幅回路の位相の変化を補償するように、前記第３のゲインと、前記第４のゲインと、を制御する第１の制御回路と、
を含み、
前記第２の増幅回路は、
前記第２の入力信号から分配された第５の信号を第５のゲインで増幅する第５の増幅器と、
前記第５の増幅器に並列接続される第６の増幅器であって、前記第２の入力信号から分配され、前記第５の信号と位相が異なる第６の信号を第６のゲインで増幅する第６の増幅器と、
前記入力信号の電力に基づいて、前記キャリア増幅回路に入力される信号の電力の変化に対する前記キャリア増幅回路の位相の変化を補償するように、前記第５のゲインと、前記第６のゲインと、を制御する第２の制御回路と、
を含み、
前記第１の制御回路および前記第２の制御回路の少なくとも一方は、前記第１の入力信号の位相と９０度異なるように前記第２の入力信号の位相を調整する、
請求項１に記載の電力増幅回路。
【請求項８】
前記第１の増幅器は、
ベースまたはゲートに前記第１の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第１の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第１のキャパシタを通じて前記第１の前段トランジスタのエミッタまたはソースと電気的に接続される第１の後段トランジスタと、
を含み、
前記第２の増幅器は、
ベースまたはゲートに前記第２の信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第２の前段トランジスタと、
エミッタまたはソースが基準電位と電気的に接続され、ベースまたはゲートが第２のキャパシタを通じて前記第２の前段トランジスタのエミッタまたはソースと電気的に接続される第２の後段トランジスタと、
を含み、
前記歪み補償増幅回路は、
前記第１の後段トランジスタのコレクタまたはドレインと、前記第２の後段トランジスタのコレクタまたはドレインと、の接続点から前記増幅信号を出力する、
請求項１に記載の電力増幅回路。
【請求項９】
前記バイアス回路は、
前記第１の増幅器に前記第１のバイアスを供給する第１のトランジスタと、
前記第２の増幅器に前記第２のバイアスを供給する第２のトランジスタと、
高周波成分を減衰させる第１のフィルタ回路と、
高周波成分を減衰させる第２のフィルタ回路と、
を含み、
前記第１のトランジスタは、前記制御回路から前記第１のバイアスを制御するための信号が、前記第１のフィルタ回路を通じてベースまたはゲートに入力され、
前記第２のトランジスタは、前記制御回路から前記第２のバイアスを制御するための信号が、前記第２のフィルタ回路を通じてベースまたはゲートに入力される、
請求項２に記載の電力増幅回路。
【請求項１０】
前記第１のフィルタ回路は、
前記第１のトランジスタのベースまたはゲートと直列に接続される第１の抵抗素子と、
一端が前記第１のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第１のキャパシタと、
前記第１のキャパシタと並列接続される第１の分圧抵抗素子と、
を含み、
前記第２のフィルタ回路は、
前記第２のトランジスタのベースまたはゲートと直列に接続される第２の抵抗素子と、
一端が前記第２のトランジスタのベースまたはゲートと電気的に接続され、他端が基準電位に接続される第２のキャパシタと、
前記第２のキャパシタと並列接続される第２の分圧抵抗素子と、
を含む、
請求項９に記載の電力増幅回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電力増幅回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
無線及び衛星通信のような種々のマルチキャリア（多搬送波）通信システムにおいて、通信容量の改善および高いデータ通信速度のために、デジタル変調方式が広く使用されている。デジタル変調方式において伝送される情報は、変調された後、信号の振幅と位相の双方に含めて伝送される。特許文献１には、このような信号を増幅して伝送する場合に、信号の品質を低下させ得る振幅特性および位相特性の歪みを改善する線形増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００１－２２３５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の線形増幅器では、ドライバ段の増幅器と並列にアクティブフィードフォワード型プレディストータが接続されている。アクティブフィードフォワード型プレディストータは、入力電力レベルの変化にともなって、最終段電力増幅器の利得および位相応答とは反対の利得および位相応答を持つように設計されている。すなわち、アクティブフィードフォワード型プレディストータは、最終段電力増幅器の非直線性を補償するように、ドライバ段の電力増幅器において入力信号を予め歪ませる。これにより、線形増幅器全体としての出力の線形性を改善することができる。
【０００５】
しかし、アクティブフィードフォワード型プレディストータは、トランジスタで構成される最終段電力増幅器と異なる特性を有するダイオード（コンデンサを通じてコレクタが接地されているバイポーラトランジスタ）によって、最終段増幅器の非直線性を補償するよう構成されている。そのため、当該線形増幅器では、補償効果が得られる動作条件（例えば、周波数、温度、出力領域など）が限定されるという問題が生じる。
【０００６】
本発明は、かかる事情に鑑みてなされたものであり、より広い動作条件で信号の品質を改善可能な電力増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、歪み補償増幅回路であって、入力信号から分配された第１の信号を第１のゲインで増幅する第１の増幅器と、前記第１の増幅器に並列接続される第２の増幅器であって、前記入力信号から分配され、前記第１の信号と位相が異なる第２の信号を第２のゲインで増幅する第２の増幅器と、を含み、前記第１の増幅器から出力される信号と、前記第２の増幅器から出力される信号と、が合成された増幅信号を出力する歪み補償増幅回路と、前記増幅信号を増幅した出力信号を出力する出力増幅回路と、を備え、前記歪み補償増幅回路は、前記入力信号の電力に基づいて、前記出力増幅回路に入力される信号の電力の変化に対する前記出力増幅回路の位相の変化を補償するように、前記第１のゲインと、前記第２のゲインと、を制御する制御回路をさらに含む。
【発明の効果】
【０００８】
本発明によれば、より広い動作条件で信号の品質を改善可能な電力増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
第１実施形態に係る電力増幅回路の構成例を示す図である。
歪み補償増幅回路の構成例を示す図である。
歪み補償増幅回路の詳細な構成例を示す図である。
トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電流と入力信号ＲＦｉｎとの関係を示すグラフである。
トランジスタＴｒ３およびトランジスタＴｒ４のコレクタ電圧と入力信号ＲＦｉｎとの関係を示すグラフである。
第１の変形例に係る歪み補償増幅回路の構成例を示す図である。
第２の変形例に係る歪み補償増幅回路の構成例を示す図である。
第３の変形例に係る歪み補償増幅回路の構成例を示す図である。
第２実施形態に係る電力増幅回路の構成例を示す図である。
第３実施形態に係る電力増幅回路の構成例を示す図である。
第３実施形態に係る電力増幅回路の変形例を示す図である。
第３実施形態に係る電力増幅回路の変形例を示す図である。
電力増幅回路の各構成要素の配置例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
（【００１１】以降は省略されています）

関連特許