特許ウォッチ

公開番号2024128571
公報種別公開特許公報(A)
公開日2024-09-24
出願番号2023037602
出願日2023-03-10
発明の名称半導体装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 21/3205 20060101AFI20240913BHJP(基本的電気素子)
要約【課題】半導体装置の歩留りを向上させる。
【解決手段】メモリシステムにおいて、メモリデバイスは、第1電極120を含む第1チップ100と、第2電極220を含む第2チップ200と、を備える。第1電極は、第2電極と接する第1面、第1面と対向する第2面及び第1面と第2面との間の第3面を有し、第1面側の第1部分(界面部)P1a及び第2面側の第2部分(底部)P1bを含む第1導電膜(コアメタル膜)122-1と、第1導電膜の第2面及び第3面を覆う第2導電膜(バリアメタル膜)121-1と、を含む。第1部分に含まれる銅の(111)配向比率は、第2部分に含まれる銅の(111)配向比率より高い。
【選択図】図9
特許請求の範囲【請求項１】
第１電極を含む第１チップと、
第２電極を含む第２チップと、
を備え、
前記第１電極は、
前記第２電極と接する第１面、前記第１面と対向する第２面、及び前記第１面と前記第２面との間の第３面を有する第１導電膜と、
前記第１導電膜の前記第２面及び前記第３面を覆う第２導電膜と、
を含み、
前記第１導電膜のうち前記第１面側の第１部分に含まれる銅の（１１１）配向比率は、前記第１導電膜のうち前記第２面側の第２部分に含まれる銅の（１１１）配向比率より高い、
半導体装置。
続きを表示（約 500 文字）【請求項２】
前記第２導電膜は、前記第２面を覆う第３部分、及び前記第３面を覆う第４部分を含み、
前記第３部分の膜厚は、前記第４部分の膜厚より厚い、
請求項１記載の半導体装置。
【請求項３】
前記第２導電膜は、単層膜であり、
前記第４部分は、前記第１部分に属する前記第３面を覆う第１サブ部分、及び前記第２部分に属する前記第３面を覆う第２サブ部分を含む、
請求項２記載の半導体装置。
【請求項４】
前記第２導電膜は、第１サブ導電膜、及び前記第１サブ導電膜を覆う第２サブ導電膜を含む積層膜であり、
前記第４部分は、前記第１部分に属する前記第３面を覆う第１サブ部分、及び前記第２部分に属する前記第３面を覆う第２サブ部分を含む、
請求項２記載の半導体装置。
【請求項５】
前記第１導電膜の前記第３面は、前記第１導電膜の前記第１部分に属する第１サブ面、及び前記第１導電膜の前記第２部分に属する第２サブ面を含み、
前記第１サブ面は、前記第２サブ面の延長と略一致する、
請求項１記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
２個のチップを貼り合わせて構成される半導体装置が知られている。チップ間は、貼合パッドを介して電気的に接続される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１５０２２６号公報
特開２０２１－０４４３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の歩留りを向上させる。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１電極を含む第１チップと、第２電極を含む第２チップと、を備える。上記第１電極は、第１導電膜と、第２導電膜と、を含む。上記第１導電膜は、上記第２電極と接する第１面、上記第１面と対向する第２面、及び上記第１面と上記第２面との間の第３面を有する。上記第２導電膜は、上記第１導電膜の上記第２面及び上記第３面を覆う。上記第１導電膜の上記第１面側の第１部分に含まれる銅の（１１１）配向比率は、上記第１導電膜の上記第２面側の第２部分に含まれる銅の（１１１）配向比率より高い。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリデバイスを含むメモリシステムの構成の一例を示すブロック図。
第１実施形態に係るメモリデバイスが備えるメモリセルアレイの回路構成の一例を示す回路図。
第１実施形態に係るメモリデバイスの貼合構造の概要を示す斜視図。
第１実施形態に係るメモリデバイスの貼合パッドの断面構造の一例を示す断面図。
第１実施形態に係るメモリデバイスの製造途中の断面構造の一例を示す断面図。
第１実施形態に係るメモリデバイスの製造途中の断面構造の一例を示す断面図。
第１実施形態に係るメモリデバイスの製造途中の断面構造の一例を示す断面図。
第１実施形態に係るメモリデバイスの製造途中の断面構造の一例を示す断面図。
第１実施形態に係るメモリデバイスの製造途中の断面構造の一例を示す断面図。
第１実施形態の変形例に係るメモリデバイスの貼合パッドの断面構造の一例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第１例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第２例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第３例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第４例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第５例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第６例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第７例を示す断面図。
第２実施形態に係るメモリデバイスの貼合パッドの断面構造の第８例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第１例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第２例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第３例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第４例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第５例を示す断面図。
第３実施形態に係るメモリデバイスの貼合パッドの断面構造の第６例を示す断面図。
第１実施例に係る銅の（１１１）配向比率の測定結果を示す図。
第２実施例に係る銅の（１１１）配向比率の測定結果を示す図。
第３実施例に係る銅の（１１１）配向比率の測定結果を示す図。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照して説明する。図面の寸法及び比率は、必ずしも現実のものと同一とは限らない。
【０００８】
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
【０００９】
１．第１実施形態
１．１構成
１．１．１メモリシステムの構成
図１は、第１実施形態に係るメモリデバイスを含むメモリシステムの構成の一例を示すブロック図である。メモリシステム１は、外部のホスト（図示せず）に接続されるように構成された記憶装置である。メモリシステム１は、例えば、ＳＤ
ＴＭ
カードのようなメモリカード、ＵＦＳ（universal flash storage）、ＳＳＤ（solid state drive）である。メモリシステム１は、メモリコントローラ２及びメモリデバイス３を含む。
【００１０】
メモリコントローラ２は、例えば、ＳｏＣ（system-on-a-chip）のような集積回路で構成される。メモリコントローラ２は、ホストからの要求に基づいて、メモリデバイス３を制御する。具体的には、例えば、メモリコントローラ２は、ホストから書込みを要求されたデータをメモリデバイス３に書き込む。また、メモリコントローラ２は、ホストから読出しを要求されたデータをメモリデバイス３から読み出してホストに送信する。
（【００１１】以降は省略されています）

関連特許