TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024160523
公報種別公開特許公報(A)
公開日2024-11-14
出願番号2023075618
出願日2023-05-01
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 21/336 20060101AFI20241107BHJP(基本的電気素子)
要約【課題】半導体装置において、モールド樹脂と半導体素子のパッシベーション層との間の剥離を抑制する。
【解決手段】半導体装置10は、半導体素子12と、半導体素子12を封止するモールド樹脂14とを含んでいる。半導体素子12は、半導体層18と、半導体層18上に形成された絶縁層20と、絶縁層20上に形成された第1電極22と、絶縁層20上に形成されるとともに、第1電極22から離隔された第2電極24と、絶縁層20、第1電極22、および第2電極24を少なくとも部分的に覆うパッシベーション層26とを含んでいる。パッシベーション層26は、モールド樹脂14を受け入れる1つまたは複数の凹部66を含む第1アンカーパターン62を含んでいる。第1アンカーパターン62は、第1電極22と第2電極24との間に位置している。
【選択図】図5
特許請求の範囲【請求項1】
半導体素子と、
前記半導体素子を封止するモールド樹脂と
を備え、
前記半導体素子は、
半導体層と、
前記半導体層上に形成された絶縁層と、
前記絶縁層上に形成された第1電極と、
前記絶縁層上に形成されるとともに、前記第1電極から離隔された第2電極と、
前記絶縁層、前記第1電極、および前記第2電極を少なくとも部分的に覆うパッシベーション層と
を含み、
前記パッシベーション層は、前記モールド樹脂を受け入れる1つまたは複数の凹部を含む第1アンカーパターンを含み、前記第1アンカーパターンは、前記第1電極と前記第2電極との間に位置している、半導体装置。
続きを表示(約 1,200 文字)【請求項2】
前記パッシベーション層は、前記モールド樹脂を受け入れる1つまたは複数の凹部を含む第2アンカーパターンを含み、前記第2アンカーパターンは、平面視で前記第1電極を少なくとも部分的に囲むように配置されている、請求項1に記載の半導体装置。
【請求項3】
前記第1電極は、平面視で前記第1アンカーパターンと前記第2アンカーパターンとの間に位置している、請求項2に記載の半導体装置。
【請求項4】
前記第1アンカーパターンは、平面視で前記第2電極を少なくとも部分的に囲むように配置されている、請求項1~3のいずれか一項に記載の半導体装置。
【請求項5】
前記パッシベーション層は、前記モールド樹脂を受け入れる1つまたは複数の凹部を含む第3アンカーパターンを含み、前記第3アンカーパターンは、平面視で前記第1電極と重なるように配置されている、請求項1~3のいずれか一項に記載の半導体装置。
【請求項6】
前記第1電極は、ゲートパッド部を含み、前記パッシベーション層は、前記ゲートパッド部の一部を露出させる第1開口を有しており、前記第3アンカーパターンは、平面視で前記第1開口を少なくとも部分的に囲むように配置されている、請求項5に記載の半導体装置。
【請求項7】
前記パッシベーション層は、前記第2電極の一部を露出させる第2開口を有しており、前記第1アンカーパターンは、平面視で前記第2開口を少なくとも部分的に囲むように配置されている、請求項1~3のいずれか一項に記載の半導体装置。
【請求項8】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第1電極は、前記外周領域に配置された外周ゲート電極部を含み、前記第2アンカーパターンは、前記外周領域に配置されている、請求項2または3に記載の半導体装置。
【請求項9】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第1電極は、前記外周領域に配置された外周ゲート電極部と、前記内側領域に配置された内側ゲート電極部とを含み、
前記内側ゲート電極部は、前記第1アンカーパターンによって平面視で少なくとも部分的に囲まれている、請求項1~3のいずれか一項に記載の半導体装置。
【請求項10】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第1電極は、前記外周領域に配置された外周ゲート電極部を含み、
前記第2電極は、前記外周ゲート電極部と前記第2アンカーパターンとの間に位置するソースフィンガー部を含み、
前記ソースフィンガー部および前記外周ゲート電極部は、前記第1アンカーパターンと前記第2アンカーパターンとの間に位置している、請求項2または3に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 2,500 文字)【背景技術】
【0002】
近年、トレンチゲート型の金属酸化膜半導体電界効果トランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor,MOSFET)が広く実用化されている。トレンチゲート型のMOSFETでは、ゲート電極が配置される複数のゲートトレンチが半導体層に形成される(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2021-125649号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
トレンチゲート型のMOSFETが形成された半導体素子の信頼性試験において、半導体素子を封止するモールド樹脂の剥離に起因する不良が発生する場合がある。
【課題を解決するための手段】
【0005】
本開示の一態様による半導体装置は、半導体素子と、前記半導体素子を封止するモールド樹脂とを備えている。前記半導体素子は、半導体層と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された第1電極と、前記絶縁層上に形成されるとともに、前記第1電極から離隔された第2電極と、前記絶縁層、前記第1電極、および前記第2電極を少なくとも部分的に覆うパッシベーション層とを含む。前記パッシベーション層は、前記モールド樹脂を受け入れる1つまたは複数の凹部を含む第1アンカーパターンを含んでいる。前記第1アンカーパターンは、前記第1電極と前記第2電極との間に位置している。
【発明の効果】
【0006】
本開示の半導体装置によれば、モールド樹脂と半導体素子のパッシベーション層との間の剥離を抑制することができる。
【図面の簡単な説明】
【0007】
図1は、第1実施形態による例示的な半導体装置の概略平面図である。
図2は、第1実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
図3は、図1のF3-F3線に沿った半導体素子の概略断面図である。
図4は、図1のF4線により囲まれた領域の概略拡大図である。
図5は、図4のF5-F5線に沿った半導体装置の概略断面図である。
図6は、図5のF6線により囲まれた領域の概略拡大図である。
図7は、アンカーパターンの変更例を示す概略平面図である。
図8は、アンカーパターンの変更例を示す概略平面図である。
図9は、アンカーパターンの変更例を示す概略平面図である。
図10は、アンカーパターンの変更例を示す概略平面図である。
図11は、アンカーパターンの変更例を示す概略平面図である。
図12は、図1のF12線により囲まれた領域の概略拡大図である。
図13は、図12のF13-F13線に沿った半導体装置の概略断面図である。
図14は、第2実施形態による例示的な半導体装置の概略平面図である。
図15は、第2実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
図16は、図14のF16線により囲まれた領域の概略拡大図である。
図17は、図16のF17-F17線に沿った半導体装置の概略断面図である。
図18は、第3実施形態による例示的な半導体装置の概略平面図である。
図19は、第3実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
図20は、図18のF20線により囲まれた領域の概略拡大図である。
図21は、図20のF21-F21線に沿った半導体装置の概略断面図である。
図22は、図18のF22線により囲まれた領域のレイアウトの一例を示す概略拡大図である。
図23は、図18のF22線により囲まれた領域のレイアウトの別の例を示す概略拡大図である。
図24は、第4実施形態による例示的な半導体装置の概略平面図である。
図25は、第4実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
図26は、第5実施形態による例示的な半導体装置の概略平面図である。
図27は、第5実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
図28は、第6実施形態による例示的な半導体装置の概略平面図である。
図29は、第6実施形態による第1電極および第2電極のレイアウトの一例を示す概略平面図である。
【発明を実施するための形態】
【0008】
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、図示および説明を簡潔かつ明瞭にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、図示を簡潔かつ明瞭にするために、断面図では、ハッチングが省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0009】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0010】
[第1実施形態]
図1~図13を参照して、第1実施形態による例示的な半導体装置10について説明する。半導体装置10は、半導体素子12と、半導体素子12を封止するモールド樹脂14(図5など参照)とを含む。図1~図4および図7~図12においては、図示および説明を簡潔かつ明瞭にするために、モールド樹脂14は省略されている。半導体素子12は、トランジスタ16(図3参照)が形成された半導体チップであってよい。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許

ローム株式会社
RAM
3日前
ローム株式会社
RAM
3日前
ローム株式会社
受信装置
3日前
ローム株式会社
電源回路
3日前
ローム株式会社
リニア電源
10日前
ローム株式会社
リニア電源
10日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
3日前
ローム株式会社
光検出装置
3日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
3日前
ローム株式会社
半導体装置
10日前
ローム株式会社
ソース機器
10日前
ローム株式会社
信号伝達装置
3日前
ローム株式会社
半導体集積回路
3日前
ローム株式会社
定電圧生成回路
10日前
ローム株式会社
半導体装置および車両
10日前
ローム株式会社
制御回路及びDC/DCコンバータ
3日前
ローム株式会社
トランスチップおよび信号伝達装置
3日前
ローム株式会社
キャパシタおよびキャパシタの製造方法
9日前
ローム株式会社
負荷駆動回路、LEDドライバ及び表示装置
10日前
ローム株式会社
半導体装置、車両および半導体装置の製造方法
3日前
ローム株式会社
MEMSデバイス及びMEMSデバイスの製造方法
3日前
ローム株式会社
半導体装置
10日前
個人
タワー式増設端子台
11日前
個人
接触式電気的導通端子
1か月前
電建株式会社
端子金具
3日前
日星電気株式会社
同軸ケーブル
1か月前
SMK株式会社
コネクタ
3日前
オムロン株式会社
入力装置
1か月前
株式会社GSユアサ
蓄電装置
1か月前
日本バイリーン株式会社
電極支持体
1か月前
株式会社ADEKA
全固体二次電池
23日前
オムロン株式会社
電磁継電器
1か月前
太陽誘電株式会社
全固体電池
1か月前
続きを見る