特許ウォッチ

公開番号2024160523
公報種別公開特許公報(A)
公開日2024-11-14
出願番号2023075618
出願日2023-05-01
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 21/336 20060101AFI20241107BHJP(基本的電気素子)
要約【課題】半導体装置において、モールド樹脂と半導体素子のパッシベーション層との間の剥離を抑制する。
【解決手段】半導体装置10は、半導体素子12と、半導体素子12を封止するモールド樹脂14とを含んでいる。半導体素子12は、半導体層18と、半導体層18上に形成された絶縁層20と、絶縁層20上に形成された第1電極22と、絶縁層20上に形成されるとともに、第1電極22から離隔された第2電極24と、絶縁層20、第1電極22、および第2電極24を少なくとも部分的に覆うパッシベーション層26とを含んでいる。パッシベーション層26は、モールド樹脂14を受け入れる1つまたは複数の凹部66を含む第1アンカーパターン62を含んでいる。第1アンカーパターン62は、第1電極22と第2電極24との間に位置している。
【選択図】図5
特許請求の範囲【請求項１】
半導体素子と、
前記半導体素子を封止するモールド樹脂と
を備え、
前記半導体素子は、
半導体層と、
前記半導体層上に形成された絶縁層と、
前記絶縁層上に形成された第１電極と、
前記絶縁層上に形成されるとともに、前記第１電極から離隔された第２電極と、
前記絶縁層、前記第１電極、および前記第２電極を少なくとも部分的に覆うパッシベーション層と
を含み、
前記パッシベーション層は、前記モールド樹脂を受け入れる１つまたは複数の凹部を含む第１アンカーパターンを含み、前記第１アンカーパターンは、前記第１電極と前記第２電極との間に位置している、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記パッシベーション層は、前記モールド樹脂を受け入れる１つまたは複数の凹部を含む第２アンカーパターンを含み、前記第２アンカーパターンは、平面視で前記第１電極を少なくとも部分的に囲むように配置されている、請求項１に記載の半導体装置。
【請求項３】
前記第１電極は、平面視で前記第１アンカーパターンと前記第２アンカーパターンとの間に位置している、請求項２に記載の半導体装置。
【請求項４】
前記第１アンカーパターンは、平面視で前記第２電極を少なくとも部分的に囲むように配置されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記パッシベーション層は、前記モールド樹脂を受け入れる１つまたは複数の凹部を含む第３アンカーパターンを含み、前記第３アンカーパターンは、平面視で前記第１電極と重なるように配置されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項６】
前記第１電極は、ゲートパッド部を含み、前記パッシベーション層は、前記ゲートパッド部の一部を露出させる第１開口を有しており、前記第３アンカーパターンは、平面視で前記第１開口を少なくとも部分的に囲むように配置されている、請求項５に記載の半導体装置。
【請求項７】
前記パッシベーション層は、前記第２電極の一部を露出させる第２開口を有しており、前記第１アンカーパターンは、平面視で前記第２開口を少なくとも部分的に囲むように配置されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項８】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第１電極は、前記外周領域に配置された外周ゲート電極部を含み、前記第２アンカーパターンは、前記外周領域に配置されている、請求項２または３に記載の半導体装置。
【請求項９】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第１電極は、前記外周領域に配置された外周ゲート電極部と、前記内側領域に配置された内側ゲート電極部とを含み、
前記内側ゲート電極部は、前記第１アンカーパターンによって平面視で少なくとも部分的に囲まれている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項１０】
前記半導体素子は、平面視で外周領域および前記外周領域に囲まれた内側領域を含み、
前記第１電極は、前記外周領域に配置された外周ゲート電極部を含み、
前記第２電極は、前記外周ゲート電極部と前記第２アンカーパターンとの間に位置するソースフィンガー部を含み、
前記ソースフィンガー部および前記外周ゲート電極部は、前記第１アンカーパターンと前記第２アンカーパターンとの間に位置している、請求項２または３に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
近年、トレンチゲート型の金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor，ＭＯＳＦＥＴ）が広く実用化されている。トレンチゲート型のＭＯＳＦＥＴでは、ゲート電極が配置される複数のゲートトレンチが半導体層に形成される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１２５６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トレンチゲート型のＭＯＳＦＥＴが形成された半導体素子の信頼性試験において、半導体素子を封止するモールド樹脂の剥離に起因する不良が発生する場合がある。
【課題を解決するための手段】
【０００５】
本開示の一態様による半導体装置は、半導体素子と、前記半導体素子を封止するモールド樹脂とを備えている。前記半導体素子は、半導体層と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された第１電極と、前記絶縁層上に形成されるとともに、前記第１電極から離隔された第２電極と、前記絶縁層、前記第１電極、および前記第２電極を少なくとも部分的に覆うパッシベーション層とを含む。前記パッシベーション層は、前記モールド樹脂を受け入れる１つまたは複数の凹部を含む第１アンカーパターンを含んでいる。前記第１アンカーパターンは、前記第１電極と前記第２電極との間に位置している。
【発明の効果】
【０００６】
本開示の半導体装置によれば、モールド樹脂と半導体素子のパッシベーション層との間の剥離を抑制することができる。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態による例示的な半導体装置の概略平面図である。
図２は、第１実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
図３は、図１のＦ３－Ｆ３線に沿った半導体素子の概略断面図である。
図４は、図１のＦ４線により囲まれた領域の概略拡大図である。
図５は、図４のＦ５－Ｆ５線に沿った半導体装置の概略断面図である。
図６は、図５のＦ６線により囲まれた領域の概略拡大図である。
図７は、アンカーパターンの変更例を示す概略平面図である。
図８は、アンカーパターンの変更例を示す概略平面図である。
図９は、アンカーパターンの変更例を示す概略平面図である。
図１０は、アンカーパターンの変更例を示す概略平面図である。
図１１は、アンカーパターンの変更例を示す概略平面図である。
図１２は、図１のＦ１２線により囲まれた領域の概略拡大図である。
図１３は、図１２のＦ１３－Ｆ１３線に沿った半導体装置の概略断面図である。
図１４は、第２実施形態による例示的な半導体装置の概略平面図である。
図１５は、第２実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
図１６は、図１４のＦ１６線により囲まれた領域の概略拡大図である。
図１７は、図１６のＦ１７－Ｆ１７線に沿った半導体装置の概略断面図である。
図１８は、第３実施形態による例示的な半導体装置の概略平面図である。
図１９は、第３実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
図２０は、図１８のＦ２０線により囲まれた領域の概略拡大図である。
図２１は、図２０のＦ２１－Ｆ２１線に沿った半導体装置の概略断面図である。
図２２は、図１８のＦ２２線により囲まれた領域のレイアウトの一例を示す概略拡大図である。
図２３は、図１８のＦ２２線により囲まれた領域のレイアウトの別の例を示す概略拡大図である。
図２４は、第４実施形態による例示的な半導体装置の概略平面図である。
図２５は、第４実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
図２６は、第５実施形態による例示的な半導体装置の概略平面図である。
図２７は、第５実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
図２８は、第６実施形態による例示的な半導体装置の概略平面図である。
図２９は、第６実施形態による第１電極および第２電極のレイアウトの一例を示す概略平面図である。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、図示および説明を簡潔かつ明瞭にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、図示を簡潔かつ明瞭にするために、断面図では、ハッチングが省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００９】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【００１０】
［第１実施形態］
図１～図１３を参照して、第１実施形態による例示的な半導体装置１０について説明する。半導体装置１０は、半導体素子１２と、半導体素子１２を封止するモールド樹脂１４（図５など参照）とを含む。図１～図４および図７～図１２においては、図示および説明を簡潔かつ明瞭にするために、モールド樹脂１４は省略されている。半導体素子１２は、トランジスタ１６（図３参照）が形成された半導体チップであってよい。
（【００１１】以降は省略されています）

関連特許