特許ウォッチ

公開番号2024123338
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023030650
出願日2023-03-01
発明の名称半導体装置の製造方法、支持基板の製造方法、及び基板の剥離方法
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類H01L 21/02 20060101AFI20240905BHJP(基本的電気素子)
要約【課題】ポーラス層の層厚の均一性を向上させること。
【解決手段】実施形態の半導体装置の製造方法は、イオン注入法によりドーパントを注入して活性化した活性層を基板に形成し、陽極化成処理によって活性層をポーラス化してポーラス層を形成し、ポーラス層の上方に半導体装置の少なくとも一部の構成を含むデバイス層を形成し、ポーラス層を開裂させて基板を除去する。
【選択図】図7
特許請求の範囲【請求項１】
イオン注入法によりドーパントを注入して活性化した活性層を基板に形成し、
陽極化成処理によって前記活性層をポーラス化してポーラス層を形成し、
前記ポーラス層の上方に半導体装置の少なくとも一部の構成を含むデバイス層を形成し、
前記ポーラス層を開裂させて前記基板を除去する、
半導体装置の製造方法。
続きを表示（約 1,300 文字）【請求項２】
前記デバイス層は、
第１の導電層と、
前記第１の導電層の上方に位置し、複数の第２の導電層が積層された積層体と、
前記積層体を貫通して前記第１の導電層に接続されるメモリピラーと、を有する、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記基板を除去する前に、
第１の半導体基板上にトランジスタを含む周辺回路を形成し、
前記基板の前記デバイス層が形成された面と、前記第１の半導体基板の前記周辺回路が形成された面とを貼り合わせる、
請求項２に記載の半導体装置の製造方法。
【請求項４】
前記活性層を形成するときは、
前記基板の一端側のエッジ領域における前記ドーパントの注入量を他の領域の前記ドーパントの注入量よりも高め、
前記ポーラス層を形成するときは、
前記一端側のポーラス度を前記他の領域のポーラス度よりも高め、
前記基板を除去するときは、
前記一端側から前記ポーラス層を開裂させる、
請求項１に記載の半導体装置の製造方法。
【請求項５】
前記ポーラス層を形成するときは、
第１のポーラス度を有する第１のポーラス層を第１のパターンに形成し、
前記第１のパターンの間の領域に、前記第１のポーラス度より高い第２のポーラス度を有する第２のポーラス層を形成し、
前記積層体を形成するときは、
前記積層体を前記第１のパターンに形成し、
前記基板を除去するときは、
前記ポーラス層の一部を前記第１の導電層の表面に残して開裂させ、
前記基板を除去した後に、
前記第１の導電層の表面に残った前記ポーラス層のうち前記第１のポーラス層をマスクとして、前記積層体の前記第１のパターンに合わせて前記第１の導電層を前記第１のパターンに形成する、
請求項２に記載の半導体装置の製造方法。
【請求項６】
前記第１の導電層を前記第１のパターンに形成するときは、
前記基板を除去した後に前記第２のポーラス層を除去し、
前記第２のポーラス層を除去した後の前記第１のポーラス層をマスクとして前記第１の導電層を加工する、
請求項５に記載の半導体装置の製造方法。
【請求項７】
ドーパントを注入して活性化した活性層を基板に形成し、
陽極化成処理によって前記活性層をポーラス化してポーラス層を形成する、
支持基板の製造方法。
【請求項８】
前記活性層を形成するときは、
前記ドーパントを注入する加速エネルギを制御して前記活性層の層厚を制御する、
請求項７に記載の支持基板の製造方法。
【請求項９】
前記活性層を形成するときは、
前記ドーパントの注入量を制御して前記活性層の抵抗値を制御する、
請求項７に記載の支持基板の製造方法。
【請求項１０】
前記活性層を形成するときは、
複数回に亘って前記ドーパントを注入する、
請求項７に記載の支持基板の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法、支持基板の製造方法、及び基板の剥離方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
３次元不揮発性メモリ等の半導体装置は、複数のメモリピラーが形成された支持基板と、周辺回路が形成された半導体基板とを貼り合わせて構成されることがある。半導体基板との貼合後、支持基板は剥離されて再利用される。支持基板にはポーラス層が設けられており、このポーラス層を開裂させることで、支持基板を剥離させる。
【０００３】
ポーラス層は、例えば陽極化成等により支持基板に形成される。しかしながら、支持基板の面内でポーラス層の厚さが不均一になってしまうという課題がある。
【先行技術文献】
【特許文献】
【０００４】
特開２０００－１５０４５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
１つの実施形態は、ポーラス層の層厚の均一性を向上させることができる半導体装置の製造方法、支持基板の製造方法、及び基板の剥離方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、イオン注入法によりドーパントを注入して活性化した活性層を基板に形成し、陽極化成処理によって前記活性層をポーラス化してポーラス層を形成し、前記ポーラス層の上方に半導体装置の少なくとも一部の構成を含むデバイス層を形成し、前記ポーラス層を開裂させて前記基板を除去する。
【図面の簡単な説明】
【０００７】
実施形態１にかかる半導体記憶装置の構成例を示す断面図。
実施形態１にかかる支持基板の製造方法の手順の一部を順に例示する図。
実施形態１にかかる支持基板の製造方法の手順の一部を順に例示する図。
実施形態１にかかる支持基板の構成の一例を示す断面図。
実施形態１にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態１にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態１にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態１にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態１にかかる支持基板の再生処理の手順の一部を例示する断面図。
比較例にかかるポーラス層の形成処理の手順の一部を例示する断面図。
実施形態１にかかる支持基板の製造方法を用いて形成された活性層のシート抵抗と、活性層に形成されるポーラス層の形成速度およびポーラス径との関係を示すグラフ。
実施形態１の変形例１にかかる支持基板の製造方法の手順の一部を例示する断面図。
実施形態１の変形例２にかかる支持基板の製造方法の手順の一部を例示する断面図。
実施形態１の変形例２にかかる半導体記憶装置の製造方法の手順の一部を例示する断面図。
実施形態２にかかる支持基板の製造方法の手順の一部を例示する断面図。
実施形態２にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態２にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態２の変形例にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
実施形態２の変形例にかかる半導体記憶装置の製造方法の手順の一部を順に例示する断面図。
【発明を実施するための形態】
【０００８】
以下に、本発明の実施形態につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
【０００９】
［実施形態１］
以下、図面を参照して実施形態１について詳細に説明する。
【００１０】
（半導体記憶装置の構成例）
図１は、実施形態１にかかる半導体記憶装置１の構成例を示す断面図である。ただし、図１においては図面の見やすさを考慮してハッチングを省略する。
（【００１１】以降は省略されています）

関連特許