特許ウォッチ

公開番号2024157748
公報種別公開特許公報(A)
公開日2024-11-08
出願番号2023072292
出願日2023-04-26
発明の名称半導体記憶装置および半導体記憶装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類H10B 43/27 20230101AFI20241031BHJP()
要約【課題】チャネル層を低抵抗化し、また、チャネル層由来のノイズを低減して、メモリセルの電気特性を向上させること。
【解決手段】実施形態の半導体記憶装置は、複数の導電層と複数の絶縁層とが交互に積層された積層体と、複数の導電層のそれぞれの面と交差する第1の方向に積層体内を延びる芯材、芯材の側面を覆う結晶質の半導体層、及び半導体層の側面に電荷蓄積層を含んで積層された多層絶縁層をそれぞれ含む複数のピラーと、を備え、半導体層のそれぞれは、第1の方向の少なくとも第1の端部側において、第1の方向における1μmあたりの結晶粒界の出現数が2個未満の結晶構造を有し、炭素、窒素、酸素、及びフッ素のうちの1以上である添加物を含む。
【選択図】図4
特許請求の範囲【請求項１】
複数の導電層と複数の絶縁層とが交互に積層された積層体と、
前記複数の導電層のそれぞれの面と交差する第１の方向に前記積層体内を延びる芯材、前記芯材の側面を覆う結晶質の半導体層、及び前記半導体層の側面に電荷蓄積層を含んで積層された多層絶縁層をそれぞれ含む複数のピラーと、を備え、
前記半導体層のそれぞれは、
前記第１の方向の少なくとも第１の端部側において、前記第１の方向における１μｍあたりの結晶粒界の出現数が２個未満の結晶構造を有し、
炭素、窒素、酸素、及びフッ素のうちの１以上である添加物を含む、
半導体記憶装置。
続きを表示（約 1,500 文字）【請求項２】
前記複数のピラーは、
前記第１の方向の前記第１の端部から、前記第１の端部の反対側の第２の端部へと向かって平均粒径が小さくなる前記半導体層を有する第１のピラーを含む、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第１のピラーが有する前記半導体層は、
前記第２の端部側において、前記第１の方向における１μｍあたりの結晶粒界の出現数が１０個以上の結晶構造を有する、
請求項２に記載の半導体記憶装置。
【請求項４】
前記複数のピラーに含まれる前記第１のピラーの比率は４％以下である、
請求項３に記載の半導体記憶装置。
【請求項５】
複数の導電層と複数の絶縁層とが交互に積層された積層体と、
前記複数の導電層のそれぞれの面と交差する第１の方向に前記積層体内を延びる芯材、前記芯材の側面を覆う結晶質の半導体層、及び前記半導体層の側面に電荷蓄積層を含んで積層された多層絶縁層をそれぞれ含む複数のピラーと、を備え、
前記半導体層には、炭素、窒素、酸素、及びフッ素のうちの１以上である添加物が含まれ、
前記第１の方向と交差する方向の断面であって、前記複数のピラーの前記第１の方向中央での前記断面において、前記複数のピラーのうち、前記半導体層に結晶粒界の出現するピラーの比率は２％未満である、
半導体記憶装置。
【請求項６】
複数の第１の絶縁層と複数の第２の絶縁層とが交互に積層された積層体を形成し、
前記複数の第１の絶縁層のそれぞれの面と交差する第１の方向に前記積層体内を延びる複数のホールを形成し、
電荷蓄積層を含んで前記複数のホールの側壁をそれぞれ覆う多層絶縁層を形成し、
前記多層絶縁層を介して前記複数のホールの側壁をそれぞれ覆う非晶質の第１の半導体層を形成し、
メタルアシストを用いたアニール処理により前記第１の半導体層を結晶化して結晶質の第２の半導体層を形成し、
前記第２の半導体層で囲まれた前記複数のホール内に芯材を充填し、
前記第１の半導体層を形成するときは、
層厚方向の前記多層絶縁層寄りに、炭素、窒素、酸素、及びフッ素のうちの１以上である添加物を前記第１の半導体層に添加する、
半導体記憶装置の製造方法。
【請求項７】
前記第１の半導体層を形成するときは、
前記多層絶縁層からの距離が、前記第１の半導体層の層厚に対して５０％未満の領域にピーク濃度を有するよう前記添加物を添加する、
請求項６に記載の半導体記憶装置の製造方法。
【請求項８】
前記第１の半導体層を形成するときは、
前記多層絶縁層からの距離が、前記第１の半導体層の層厚に対して５％以上２５％未満の領域にピーク濃度を有するよう前記添加物を添加する、
請求項７に記載の半導体記憶装置の製造方法。
【請求項９】
前記第１の半導体層を形成するときは、
ピーク濃度が５×１０
１９
以上１×１０
２１
ａｔｏｍｓ／ｃｍ
３
以下となるよう前記添加物を添加する、
請求項７に記載の半導体記憶装置の製造方法。
【請求項１０】
前記複数のホール内に前記芯材を充填する前に、
前記第２の半導体層を層厚方向にエッチングして薄くする、
請求項６に記載の半導体記憶装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置および半導体記憶装置の製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
３次元不揮発性メモリでは、例えば複数の導電層が積層された積層体中にチャネル層となる半導体層と、メモリ層となる多層絶縁層とを有するピラーが貫通される。チャネル層となる半導体層は、ピラーの延伸方向の全体に亘って単結晶となっていることが好ましい。これにより、チャネル層を低抵抗化し、また、チャネル層由来のノイズを低減して、複数の導電層との交差部に形成されるメモリセルの電気特性を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１０３７４２号公報
特開２００４－１６５１８５号公報
特開２００９－１９４２５９号公報
特開２０２０－１４１００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの実施形態は、チャネル層を低抵抗化し、また、チャネル層由来のノイズを低減して、メモリセルの電気特性を向上させることができる半導体記憶装置および半導体記憶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態の半導体記憶装置は、複数の導電層と複数の絶縁層とが交互に積層された積層体と、前記複数の導電層のそれぞれの面と交差する第１の方向に前記積層体内を延びる芯材、前記芯材の側面を覆う結晶質の半導体層、及び前記半導体層の側面に電荷蓄積層を含んで積層された多層絶縁層をそれぞれ含む複数のピラーと、を備え、前記半導体層のそれぞれは、前記第１の方向の少なくとも第１の端部側において、前記第１の方向における１μｍあたりの結晶粒界の出現数が２個未満の結晶構造を有し、炭素、窒素、酸素、及びフッ素のうちの１以上である添加物を含む。
【図面の簡単な説明】
【０００６】
実施形態にかかる半導体記憶装置のブロック図。
実施形態にかかる半導体記憶装置が備えるメモリセルアレイの構成の一例を示す等価回路図。
実施形態にかかる半導体記憶装置の概略の構成例を示す断面図。
実施形態にかかる半導体記憶装置の構成の一例を示す図。
実施形態にかかる半導体記憶装置の複数のピラーに含まれるチャネル層の結晶構造を示す模式図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体記憶装置の製造方法の手順の一部を順に例示する図。
比較例にかかる非晶質のチャネル層を結晶質のチャネル層に転換する様子を示すメモリホールの拡大断面図。
実施形態にかかるチャネル層に導入されるドープ層の適正位置を示すグラフ。
実施形態の変形例にかかる半導体記憶装置の製造方法の手順の一部を順に例示する拡大断面図。
実施形態の変形例にかかる半導体記憶装置の製造方法の手順の一部を順に例示する拡大断面図。
実施形態のその他の変形例にかかる半導体記憶装置の構成の一例を示す断面図。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
【０００８】
（半導体記憶装置の機能構成）
図１は、実施形態にかかる半導体記憶装置１のブロック図である。図１に示すように、半導体記憶装置１は、入出力回路３１０、ロジック制御回路３２０、ステータスレジスタ３３０、アドレスレジスタ３４０、コマンドレジスタ３５０、シーケンサ３６０、レディ／ビジー回路３７０、電圧発生回路３８０、メモリセルアレイ５１０、ロウデコーダ５２０、センスアンプモジュール５３０、データレジスタ５４０、及びカラムデコーダ５５０を備える。
【０００９】
入出力回路３１０は、半導体記憶装置１を制御する不図示のメモリコントローラ等の外部装置との信号ＤＱの入出力を制御する。入出力回路３１０は、図示しない入力回路と出力回路とを備える。
【００１０】
入力回路は、外部装置から受信した書き込みデータＷＤ等のデータＤＡＴを、データレジスタ５４０に送信し、アドレスＡＤＤをアドレスレジスタ３４０に送信し、コマンドＣＭＤをコマンドレジスタ３５０に送信する。
（【００１１】以降は省略されています）

関連特許