特許ウォッチ

公開番号2024117815
公報種別公開特許公報(A)
公開日2024-08-29
出願番号2024100616,2021550719
出願日2024-06-21,2020-09-25
発明の名称記憶装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/405 20060101AFI20240822BHJP(情報記憶)
要約【課題】記憶容量の大きい記憶装置を提供する。
【解決手段】書き込み用トランジスタと、読み出し用トランジスタと、容量と、を備えるメモリセルを複数接続したNAND型の記憶装置であって、書き込み用トランジスタの半導体層に酸化物半導体を用いる。読み出し用トランジスタはバックゲートを備える。バックゲートに読み出し用の電圧を印加することにより、メモリセルが保持している情報を読み出す。
【選択図】図2
特許請求の範囲【請求項１】
第１のメモリセル乃至第３のメモリセルと、第１のトランジスタと、を有し、
前記第１のメモリセルは、第２のトランジスタと、第３のトランジスタと、第１の容量素子と、を有し、
前記第２のメモリセルは、第４のトランジスタと、第５のトランジスタと、第２の容量素子と、を有し、
前記第３のメモリセルは、第６のトランジスタと、第７のトランジスタと、第３の容量素子と、を有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第３のトランジスタのバックゲートは、第５の配線と電気的に接続され、
前記第１の容量素子の第１の電極は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１の容量素子の第２の電極は、第６の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、第７の配線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第５のトランジスタのバックゲートは、第８の配線と電気的に接続され、
前記第２の容量素子の第１の電極は、前記第５のトランジスタのゲートと電気的に接続され、
前記第２の容量素子の第２の電極は、前記第６の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのゲートと電気的に接続され、
前記第６のトランジスタのゲートは、第９の配線と電気的に接続され、
前記第７のトランジスタのバックゲートは、第１０の配線と電気的に接続され、
前記第３の容量素子の第１の電極は、前記第７のトランジスタのゲートと電気的に接続され、
前記第３の容量素子の第２の電極は、前記第６の配線と電気的に接続される、
記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、記憶装置に関する。
続きを表示（約 1,700 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や、半導体素子を含む回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、撮像装置、記憶装置、通信装置および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、記憶装置、通信装置および電子機器なども、半導体装置と呼ばれる場合がある。
【背景技術】
【０００４】
近年、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、「ＯＳトランジスタ」または「ＯＳ－ＦＥＴ」ともいう）が注目されている（特許文献１）。
【０００５】
ＯＳトランジスタはオフ電流（トランジスタがオフ状態の時に、ソースとドレインの間に流れる電流。）が非常に小さい。この特徴を利用した不揮発性メモリが、特許文献２および特許文献３に開示されている。ＯＳトランジスタを用いた不揮発性メモリは、データの書き換え可能回数に制限がなく、さらにデータを書き換えるときの消費電力も少ない。また、特許文献３には、ＯＳトランジスタのみで不揮発性メモリのメモリセルを構成した例が開示されている。
【０００６】
なお、本明細書においてＯＳトランジスタを用いた不揮発性メモリをＮＯＳＲＡＭ（登録商標）と呼ぶ場合がある。ＮＯＳＲＡＭとは「ＮｏｎｖｏｌａｔｉｌｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
【先行技術文献】
【特許文献】
【０００７】
特開２００７－１２３８６１号公報
特開２０１１－１５１３８３号公報
特開２０１６－１１５３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、信頼性の高い記憶装置を提供することを課題の一とする。または、本発明の一態様は、記憶容量の大きい記憶装置を提供することを課題の一とする。または、本発明の一態様は、占有面積が小さい記憶装置を提供することを課題の一とする。または、本発明の一態様は、製造コストの低い記憶装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、製造コストの低い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【０００９】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一態様は、書き込み用トランジスタと、読み出し用トランジスタと、を備えるメモリセルを複数接続したＮＡＮＤ型の記憶装置であって、書き込み用トランジスタの半導体層に酸化物半導体を用いることで、保持容量が不要もしくは保持容量の小型化が可能になる。読み出し用トランジスタはバックゲートを備える。バックゲートに読み出し用の電圧を印加することにより、メモリセルが保持している情報を読み出すことができる。
（【００１１】以降は省略されています）

関連特許