特許ウォッチ

公開番号2024117383
公報種別公開特許公報(A)
公開日2024-08-29
出願番号2023023451
出願日2023-02-17
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 29/78 20060101AFI20240822BHJP(基本的電気素子)
要約【課題】耐圧の低下を抑制しつつ、精度よく電流を監視することができる半導体装置を提供する。
【解決手段】メイントランジスタ8と、モニタトランジスタ11と、隣り合うトレンチ構造61に挟まれたゲートスペースに選択的に形成された一対の分離部161とを含み、ボディ領域は、一対の分離部161に挟まれたモニタボディ領域164と、分離部161を隔ててモニタボディ領域164の反対側のメインボディ領域163とに分離されており、トレンチ構造61は、第1方向Xにおいてモニタボディ領域164およびメインボディ領域163に隣接する第1ゲート構造167と、分離部161に隣接する第2ゲート構造168とを含み、第1ゲート構造167はマルチ電極構造であり、第2ゲート構造168はシングル電極構造である、半導体装置を提供する。
【選択図】図28
特許請求の範囲【請求項１】
第１デバイス領域が区画された第１主面を有する半導体チップと、
前記第１デバイス領域の表層部に形成された第１導電型の第１半導体領域と、
前記第１半導体領域の表層部に形成された第２導電型のボディ領域と、
前記ボディ領域を貫通して前記第１半導体領域に至るように形成され、第１方向に沿って延びる複数のトレンチゲート構造と、
前記トレンチゲート構造の制御により、出力電流を前記ボディ領域に生成するメイントランジスタと、
前記トレンチゲート構造の制御により、前記出力電流に対応したモニタ電流を前記ボディ領域に生成するモニタトランジスタと、
隣り合う前記トレンチゲート構造に挟まれたゲートスペースに選択的に形成された第１導電型の不純物領域からなり、前記第１方向において離れている一対の分離部とを含み、
前記ボディ領域は、前記一対の分離部により、前記一対の分離部に挟まれた前記モニタトランジスタ用のモニタボディ領域と、前記分離部を隔てて前記モニタボディ領域の反対側の前記メイントランジスタ用のメインボディ領域とに分離されており、
前記トレンチゲート構造は、前記第１方向に交差する第２方向において、前記モニタボディ領域および前記メインボディ領域に隣接する第１ゲート構造と、前記分離部に隣接する第２ゲート構造とを含み、
前記第１ゲート構造は、絶縁体によって上下方向に絶縁分離されるようにゲートトレンチ内に埋設された上電極および下電極を含み、前記上電極が前記出力電流を制御するマルチ電極構造であり、
前記第２ゲート構造は、前記ゲートトレンチの底部から上部まで、前記下電極に導通する単一電極が埋設されたシングル電極構造である、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１主面を被覆する層間絶縁層と、
前記層間絶縁層内に形成され、前記第１方向において前記分離部を横切っており、前記メインボディ領域側の前記第１ゲート構造の前記上電極と、前記モニタボディ領域側の前記第１ゲート構造の前記上電極とを接続するブリッジゲート配線層とを含む、請求項１に記載の半導体装置。
【請求項３】
前記層間絶縁層内に形成され、前記メインボディ領域に接続されたメインソース配線層、および前記モニタボディ領域に接続されたモニタソース配線層とを含み、
前記メインソース配線層および前記モニタソース配線層は、前記分離部の上方に、前記ブリッジゲート配線層用の配線層形成領域を区画している、請求項２に記載の半導体装置。
【請求項４】
前記第１ゲート構造は、前記モニタボディ領域および前記メインボディ領域の少なくとも一方と前記分離部との境界部を横切り、前記境界部の近傍にもさらに形成されており、
前記境界部に対して前記分離部側の前記上電極は、前記境界部に対して前記モニタボディ領域および前記メインボディ領域の少なくとも一方側の前記上電極よりも薄く形成されている、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１ゲート構造の前記上電極は、前記第１方向において、前記モニタボディ領域および前記メインボディ領域の少なくとも一方から前記分離部に向かうにしたがって連続的に薄くなる、請求項４に記載の半導体装置。
【請求項６】
前記第１ゲート構造は、前記上電極と前記ボディ領域との間に形成された上絶縁膜と、前記下電極と前記第１半導体領域との間に形成された下絶縁膜とを含み、
前記第２ゲート構造は、前記単一電極と前記ボディ領域および前記第１半導体領域との間に形成された内壁絶縁膜とを含み、
前記下絶縁膜および前記内壁絶縁膜は、前記上絶縁膜の厚さを超える厚さを有している、請求項１～３のいずれか一項に記載の半導体装置。
【請求項７】
前記内壁絶縁膜において、前記ゲートトレンチの側壁上部を被覆する部分の厚さは、前記ゲートトレンチの底壁を被覆する部分の厚さを超えている、請求項６に記載の半導体装置。
【請求項８】
前記第１主面に形成され、前記一対の分離部を選択的に被覆するフィールド絶縁膜を含む、請求項６に記載の半導体装置。
【請求項９】
前記フィールド絶縁膜および前記内壁絶縁膜は、前記ゲートスペースを形成するメサ部の頂部の角部を被覆する一体的な耐圧絶縁膜を形成している、請求項８に記載の半導体装置。
【請求項１０】
前記分離部は、前記第１半導体領域の一部により形成されている、請求項１～３のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
たとえば、特許文献１は、半導体層と、電気的に独立した複数の制御信号が個別的に入力されるように半導体層に電気的に独立して形成され、アクティブクランプ動作時のオン抵抗が通常動作時のオン抵抗とは異なるように個別的にオンオフ制御される絶縁ゲート型の複数のトランジスタとを含む、半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－９７６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示の一実施形態は、耐圧の低下を抑制しつつ、精度よく電流を監視することができる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本開示の一実施形態に係る半導体装置は、第１デバイス領域が区画された第１主面を有する半導体チップと、前記第１デバイス領域の表層部に形成された第１導電型の第１半導体領域と、前記第１半導体領域の表層部に形成された第２導電型のボディ領域と、前記ボディ領域を貫通して前記第１半導体領域に至るように形成され、第１方向に沿って延びる複数のトレンチゲート構造と、前記トレンチゲート構造の制御により、出力電流を前記ボディ領域に生成するメイントランジスタと、前記トレンチゲート構造の制御により、前記出力電流に対応したモニタ電流を前記ボディ領域に生成するモニタトランジスタと、隣り合う前記トレンチゲート構造に挟まれたゲートスペースに選択的に形成された第１導電型の不純物領域からなり、前記第１方向において離れている一対の分離部とを含み、前記ボディ領域は、前記一対の分離部により、前記一対の分離部に挟まれた前記モニタトランジスタ用のモニタボディ領域と、前記分離部を隔てて前記モニタボディ領域の反対側の前記メイントランジスタ用のメインボディ領域とに分離されており、前記トレンチゲート構造は、前記第１方向に交差する第２方向において、前記モニタボディ領域および前記メインボディ領域に隣接する第１ゲート構造と、前記分離部に隣接する第２ゲート構造とを含み、前記第１ゲート構造は、絶縁体によって上下方向に絶縁分離されるようにゲートトレンチ内に埋設された上電極および下電極を含み、前記上電極が前記出力電流を制御するマルチ電極構造であり、前記第２ゲート構造は、前記ゲートトレンチの底部から上部まで、前記下電極に導通する単一電極が埋設されたシングル電極構造である。
【発明の効果】
【０００６】
本開示の一実施形態に係る半導体装置によれば、耐圧の低下を抑制しつつ、精度よく電流を監視することができる。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態に係る半導体装置を示す平面図である。
図２は、図１に示すII-II線に沿う断面図である。
図３は、図１に示す半導体チップ内のレイアウト例を示す平面図である。
図４は、図１に示す半導体装置の電気的構造例を示すブロック回路図である。
図５は、図４に示すメイントランジスタおよびモニタトランジスタの等価回路図である。
図６は、図５に示すメイントランジスタおよびモニタトランジスタの更なる等価回路図である。
図７Ａは、メイントランジスタおよびモニタトランジスタの動作例を示す回路図である。
図７Ｂは、メイントランジスタおよびモニタトランジスタの動作例を示す回路図である。
図７Ｃは、メイントランジスタおよびモニタトランジスタの動作例を示す回路図である。
図８は、図１に示す半導体装置の電気的構造の構成例（＝２系統のメイントランジスタおよび２系統のモニタトランジスタが適用された構成例）を示すブロック回路図である。
図９は、図８に示すブロック回路図の構成例を示す回路図である。
図１０は、図３に示す領域Xの拡大図であって、図８に示すメイントランジスタおよびモニタトランジスタのレイアウト例を示す平面図である。
図１１は、図１０に示す領域XIの拡大図である。
図１２は、図１０に示す領域XIIの拡大図である。
図１３は、図１１に示すXIII-XIII線に沿う断面図である。
図１４は、図１１に示すXIV-XIV線に沿う断面図である。
図１５は、図１１に示すXV-XV線に沿う断面図である。
図１６は、図１１に示すXVI-XVI線に沿う断面図である。
図１７は、メイントランジスタの要部を第１チャネル領域および第２チャネル領域の第１構成例と共に示す断面斜視図である。
図１８は、メイントランジスタの要部を第１チャネル領域および第２チャネル領域の第２構成例と共に示す断面斜視図である。
図１９は、メイントランジスタの要部を第１チャネル領域および第２チャネル領域の第３構成例と共に示す断面斜視図である。
図２０は、メイントランジスタの要部を第１チャネル領域および第２チャネル領域の第４構成例と共に示す断面斜視図である。
図２１は、メイントランジスタとモニタトランジスタとを分離するための分離部の近傍を示す、前記半導体装置の断面斜視図である。
図２２は、前記分離部の近傍の平面構造を示す模式的な平面図である。
図２３は、前記分離部の近傍の平面構造を示す模式的な平面図である。
図２４は、前記分離部の近傍の平面構造を示す模式的な平面図である。
図２５は、図２４に示すXXV-XXV線に沿う断面図である。
図２６は、図２４に示すXXVI-XXVI線に沿う断面図である。
図２７は、図２４に示すXXVII-XXVII線に沿う断面図である。
図２８は、図２４に示すXXVIII-XXVIII線に沿う断面図である。
図２９は、図２４に示すXXIX-XXIX線に沿う断面図である。
図３０は、サンプル１～３の耐圧性能を比較するためのグラフである。
図３１は、前記分離部の第１変形例を示す模式的な平面図である。
図３２は、前記分離部の第１変形例を示す模式的な断面図である。
図３３は、前記分離部の第２変形例を示す模式的な平面図である。
図３４は、前記分離部の第２変形例を示す模式的な断面図である。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して、実施形態が詳細に説明される。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造に同一の参照符号が付され、重複する説明は省略または簡略化される。
【０００９】
図１は、第１実施形態に係る半導体装置１を示す平面図である。図２は、図１に示すII-II線に沿う断面図である。図３は、図１に示す半導体チップ２内のレイアウト例を示す平面図である。図４は、図１に示す半導体装置１の電気的構造例を示すブロック回路図である。図５は、図４に示すメイントランジスタ８およびモニタトランジスタ１１の等価回路図である。図６は、図５に示すメイントランジスタ８およびモニタトランジスタ１１の更なる等価回路図である。図４では、出力端に誘導性負荷Ｌが外部接続された例が示されている。
【００１０】
図１および図２を参照して、半導体装置１は、この形態（this embodiment）では、直方体形状に形成された半導体チップ２を含む。半導体チップ２は、Ｓｉ（シリコン）を含むチップからなる。半導体チップ２は、Ｓｉ単結晶またはＳｉＣ単結晶を含むチップからなっていてもよい。半導体チップ２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する第１～第４側面５Ａ～５Ｄを有している。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。
（【００１１】以降は省略されています）

関連特許