特許ウォッチ

公開番号2024145429
公報種別公開特許公報(A)
公開日2024-10-15
出願番号2023057773
出願日2023-03-31
発明の名称半導体装置
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 29/739 20060101AFI20241004BHJP(基本的電気素子)
要約【課題】スナップバック現象およびオン抵抗の増加を抑制しつつ、チップ面内の温度均一性を向上させる半導体装置を提供する。
【解決手段】本開示に係る半導体装置は、半導体基板は、トランジスタが形成されたトランジスタ領域と、ダイオードが形成された複数のダイオード領域と、トランジスタ領域および複数のダイオード領域を含むセル領域の周囲の終端領域と、を備え、トランジスタ領域は、終端領域に少なくとも一部が接する第2のトランジスタ領域と、第2のトランジスタ領域以外の複数のダイオード領域の間に配置された第1のトランジスタ領域と、を有し、平面視において、第1のトランジスタ領域の複数のダイオード領域の配列方向である第1の方向の第1の幅および、複数のダイオード領域のそれぞれの第1の方向の第2の幅は、それぞれ均等であって、第2のトランジスタ領域の第1の方向の第3の幅は、第1のトランジスタ領域の第1の幅よりも小さい。
【選択図】図23
特許請求の範囲【請求項１】
トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、
前記半導体基板は、
前記トランジスタが形成されたトランジスタ領域と、
前記ダイオードが形成された複数のダイオード領域と、
前記トランジスタ領域および前記複数のダイオード領域を含むセル領域の周囲の終端領域と、を備え、
前記トランジスタ領域は、
前記終端領域に少なくとも一部が接する第２のトランジスタ領域と、前記第２のトランジスタ領域以外の前記複数のダイオード領域の間に配置された第１のトランジスタ領域と、を有し、
平面視において、前記第１のトランジスタ領域の前記複数のダイオード領域の配列方向である第１の方向の第１の幅および、前記複数のダイオード領域のそれぞれの前記第１の方向の第２の幅は、それぞれ均等であって、
前記第２のトランジスタ領域の前記第１の方向の第３の幅は、前記第１のトランジスタ領域の前記第１の幅よりも小さい、半導体装置。
続きを表示（約 1,900 文字）【請求項２】
前記第１のトランジスタ領域の前記第１の幅に対する前記第２のトランジスタ領域の前記第３の幅の比率は０．５以下である、請求項１記載の半導体装置。
【請求項３】
平面視において、前記複数のダイオード領域の面積の総和は、
前記トランジスタ領域の面積の総和よりも小さい、請求項１または請求項２記載の半導体装置。
【請求項４】
前記第２のトランジスタ領域の前記第３の幅は、
前記半導体基板の厚み以上である、請求項１記載の半導体装置。
【請求項５】
前記トランジスタ領域および前記複数のダイオード領域の平面視形状はストライプ状であって、
前記第１のトランジスタ領域は、複数の第１のトランジスタ領域であって、
前記複数の第１のトランジスタ領域と前記複数のダイオード領域は、互いに平行して交互に配置され、
前記複数の第１のトランジスタ領域と前記複数のダイオード領域との配列の最終列は、ダイオード領域が配置され、
前記第２のトランジスタ領域は、
前記配列の前記最終列の前記ダイオード領域に隣接して配置される、請求項１記載の半導体装置。
【請求項６】
前記複数のダイオード領域の平面視形状はアイランド状であって、
前記複数のダイオード領域は、マトリクス状に配置され、
前記第１のトランジスタ領域は、
前記アイランド状の前記複数のダイオード領域の間に配置され、
前記第２のトランジスタ領域は、
前記第１のトランジスタ領域および前記複数のダイオード領域が配置された領域の外周に配置され、前記複数のダイオード領域の一部は、前記第２のトランジスタ領域に隣接して配置される、請求項１記載の半導体装置。
【請求項７】
前記複数のダイオード領域は、
第１のダイオード領域と、前記第１のダイオード領域よりも順方向電圧降下が小さい第２のダイオード領域を有し、
前記第２のダイオード領域は、
前記第２のトランジスタ領域に隣接して配置される、請求項１記載の半導体装置。
【請求項８】
前記複数のダイオード領域は、
前記半導体基板の第２主面側に設けられた第２導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第１導電型の第３半導体層と、
前記第３半導体層上に設けられた第１導電型の第４半導体層と、
前記第４半導体層に電気的に接続された第１電極と、
前記第１半導体層に電気的に接続された第２電極と、を備え、
前記第２のダイオード領域は、
前記第４半導体層の平面視での配置面積が前記第１のダイオード領域と比べて大きい、請求項７記載の半導体装置。
【請求項９】
前記複数のダイオード領域は、
前記半導体基板の第２主面側に設けられた第２導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第１導電型の第３半導体層と、
前記第３半導体層上に設けられた第１導電型の第４半導体層と、
前記第４半導体層に電気的に接続された第１電極と、
前記第１半導体層に電気的に接続された第２電極と、を備え、
前記第２のダイオード領域は、
前記第１半導体層の平面視での配置面積が前記第１のダイオード領域と比べて大きい、請求項７記載の半導体装置。
【請求項１０】
前記複数のダイオード領域は、
前記半導体基板の第２主面側に設けられた第２導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層よりも前記半導体基板の第１主面側に設けられた第１導電型の第３半導体層と、
前記第３半導体層上に設けられた第１導電型の第４半導体層と、
前記第４半導体層に電気的に接続された第１電極と、
前記第１半導体層に電気的に接続された第２電極と、
前記第１主面から前記第２半導体層に達するように設けられた複数のトレンチゲートと、を備え、
前記第２のダイオード領域は、
前記複数のトレンチゲートの配置間隔が前記第１のダイオード領域と比べて小さい、請求項７記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関し、特に、逆導通半導体装置に関する。
続きを表示（約 3,700 文字）【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）と還流ダイオード（ＦＷＤ：Free Wheeling Diode）が共通の半導体基板に設けられた半導体装置として、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Reverse Conducting IGBT）が知られている。
【０００３】
このような半導体装置においては、例えば、特許文献１の図１に開示されるように、平面視でＩＧＢＴ領域とダイオード領域とが交互に配置された構成を有している。平面視でＩＧＢＴ領域とダイオード領域とが交互に配置された構成では、ＩＧＢＴ動作時とダイオード動作時に発生する熱を相互に分散させる作用があり、その効果は各々の領域を多く分割することで大きくなる。しかし、電気的な導通動作時は互いに隣接するＩＧＢＴ領域とダイオード領域との境界でＩＧＢＴ領域のチャネル部とダイオード領域のカソード部の間に電子電流によるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としてのユニポーラ動作が発生する。ダイオード領域に挟まれるＩＧＢＴ領域、またはＩＧＢＴ領域に挟まれるダイオード領域において、配列方向の幅が小さくなると、ユニポーラ動作する割合が増加するため、ビルトイン電圧を超えても伝導度変調が起きにくくなり、スナップバック現象およびオン抵抗が増加し、定常損失が増加する問題を有していた。
【０００４】
また、特許文献１では、配列方向の中央部のＩＧＢＴ領域に比べて、それ以外の部分でのＩＧＢＴ領域の幅が狭くなっているため、スナップバック現象およびオン抵抗の増加を抑制するための配列方向のＩＧＢＴ領域の幅を維持しつつ、発熱分散の効果を多く得るための配列の分割数を最大化することが困難であった。
【先行技術文献】
【特許文献】
【０００５】
特開２０２１－２８９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示は上記のような問題を解決するためになされたものであり、スナップバック現象およびオン抵抗の増加を抑制しつつ、チップ面内の温度均一性を向上させる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、トランジスタとダイオードとが共通の半導体基板に形成された半導体装置であって、前記半導体基板は、前記トランジスタが形成されたトランジスタ領域と、前記ダイオードが形成された複数のダイオード領域と、前記トランジスタ領域および前記複数のダイオード領域を含むセル領域の周囲の終端領域と、を備え、前記トランジスタ領域は、前記終端領域に少なくとも一部が接する第２のトランジスタ領域と、前記第２のトランジスタ領域以外の前記複数のダイオード領域の間に配置された第１のトランジスタ領域と、を有し、平面視において、前記第１のトランジスタ領域の前記複数のダイオード領域の配列方向である第１の方向の第１の幅および、前記複数のダイオード領域のそれぞれの前記第１の方向の第２の幅は、それぞれ均等であって、前記第２のトランジスタ領域の前記第１の方向の第３の幅は、前記第１のトランジスタ領域の前記第１の幅よりも小さい。
【発明の効果】
【０００８】
本開示に係る半導体装置によれば、トランジスタ領域とダイオード領域との境界部で発生するユニポーラ電流の割合をトランジスタ領域で均等にでき、スナップバック現象およびオン抵抗の増加を抑制しつつ、半導体装置の面内の温度均一性を向上させることができる。
【図面の簡単な説明】
【０００９】
ＲＣ－ＩＧＢＴである半導体装置を示す平面図である。
ＲＣ－ＩＧＢＴである半導体装置を示す平面図である。
ＲＣ－ＩＧＢＴにおけるＩＧＢＴ領域の部分平面図である。
ＲＣ－ＩＧＢＴにおけるＩＧＢＴ領域の部分断面図である。
ＲＣ－ＩＧＢＴにおけるＩＧＢＴ領域の部分断面図である。
ＲＣ－ＩＧＢＴにおけるダイオード領域の部分平面図である。
ＲＣ－ＩＧＢＴにおけるダイオード領域の部分断面図である。
ＲＣ－ＩＧＢＴにおけるダイオード領域の部分断面図である。
ＲＣ－ＩＧＢＴのＩＧＢＴ領域とダイオード領域の境界部分の断面図である。
ＲＣ－ＩＧＢＴのＩＧＢＴ領域と終端領域の境界部分の断面図である。
ＲＣ－ＩＧＢＴのＩＧＢＴ領域と終端領域の境界部分の断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
ＲＣ－ＩＧＢＴの製造方法を説明する断面図である。
実施の形態１に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態１に係るＲＣ－ＩＧＢＴの構成を示す部分断面図である。
実施の形態１に係るＲＣ－ＩＧＢＴにおけるＩＧＢＴ領域の幅の比率を変えた場合のシミュレーション結果を示す図である。
実施の形態１に係るＲＣ－ＩＧＢＴにおけるＩＧＢＴ領域の幅の比率を変えた場合のシミュレーション結果を示す図である。
実施の形態１に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴの全体構成を示す平面図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造１を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造１を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造１を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造１を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造２を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造２を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造２を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造３を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造３を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造３を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造３を説明する図である。
実施の形態２に係るＲＣ－ＩＧＢＴのダイオード領域の順方向電圧降下を低減する構造３を説明する図である。
【発明を実施するための形態】
【００１０】
＜はじめに＞
以下の説明において、ｎ型およびｐ型は半導体の導電型を示し、本開示においては、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。また、ｎ
－
型は不純物濃度がｎ型よりも低濃度であることを示し、ｎ
＋
型は不純物濃度がｎ型よりも高濃度であることを示す。同様に、ｐ
－
型は不純物濃度がｐ型よりも低濃度であることを示し、ｐ
＋
型は不純物濃度がｐ型よりも高濃度であることを示す。
（【００１１】以降は省略されています）

関連特許