特許ウォッチ

公開番号2024051586
公報種別公開特許公報(A)
公開日2024-04-11
出願番号2022157828
出願日2022-09-30
発明の名称信号伝達装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H04L 25/02 20060101AFI20240404BHJP(電気通信技術)
要約【課題】エッジ検出型の絶縁通信において出力デジタル信号のレベルの適正化等を図る。
【解決手段】入力デジタル信号(DIN)のレベルにおける第1及び第2エッジの検出を契機に第1及び第2検出パルスの生成を通じて第1及び第2メインパルスを第1及び第2ノード(ND1、ND2)に出力する。第1エッジの後、所定時間継続して第1及び第2エッジが非検出であるとき、周期的に第1更新パルスを第1ノードに対して出力し、且つ、第2エッジの後、所定時間継続して第1及び第2エッジが非検出であるとき、周期的に第2更新パルスを第2ノードに対して出力する。第1絶縁素子(1310)は第1ノードに対する出力信号の和信号にて駆動される。第2絶縁素子(1320)は第2ノードに対する出力信号の和信号にて駆動される。第1及び第2絶縁素子の駆動により生成される第1及び第2受信パルスに基づき出力デジタル信号(DOUT)を生成する。
【選択図】図11
特許請求の範囲【請求項１】
入力デジタル信号のレベルが第１レベルから第２レベルへ切り替わる第１エッジ及び前記入力デジタル信号のレベルが前記第２レベルから前記第１レベルへ切り替わる第２エッジを検出するよう構成されたエッジ検出回路と、
前記第１エッジの検出を契機に第１検出パルスを生成し、前記第２エッジの検出を契機に第２検出パルスを生成するよう構成された検出パルス生成回路と、
前記第１検出パルスの生成を契機に第１メインパルスを第１ノードに対して出力し、前記第２検出パルスの生成を契機に第２メインパルスを第２ノードに対して出力するよう構成されたメインパルス出力回路と、
前記第１エッジの後、所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に第１更新パルスを前記第１ノードに対して出力し、且つ、前記第２エッジの後、前記所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に第２更新パルスを前記第２ノードに対して出力するよう構成された更新パルス出力回路と、
前記第１ノードに接続され、前記第１ノードに対する前記メインパルス出力回路の出力信号と前記第１ノードに対する前記更新パルス出力回路の出力信号との第１和信号にて駆動されるよう構成された第１絶縁素子と、
前記第２ノードに接続され、前記第２ノードに対する前記メインパルス出力回路の出力信号と前記第２ノードに対する前記更新パルス出力回路の出力信号との第２和信号にて駆動されるよう構成された第２絶縁素子と、
前記第１絶縁素子の駆動により前記第１絶縁素子にて生成される第１受信パルス及び前記第２絶縁素子の駆動により前記第２絶縁素子にて生成される第２受信パルスに基づき、出力デジタル信号を生成するよう構成された受信回路と、を備える
、信号伝達装置。
続きを表示（約 2,500 文字）【請求項２】
各メインパルスにて各絶縁素子が駆動されるときの各受信パルスの強度は、各更新パルスにて各絶縁素子が駆動されるときの各受信パルスの強度よりも大きい
、請求項１に記載の信号伝達装置。
【請求項３】
前記受信回路は、前記第１受信パルス及び前記第２受信パルスを同時に受けたとき、前記第１受信パルス及び前記第２受信パルスの内、強度が大きい方の受信パルスに基づき前記出力デジタル信号のレベルを決定する
、請求項２に記載の信号伝達装置。
【請求項４】
前記メインパルス出力回路は、前記第１検出パルスの生成を契機に前記第１メインパルスを前記第１ノードに対して出力するよう構成された第１メインパルス用回路と、前記第２検出パルスの生成を契機に前記第２メインパルスを前記第２ノードに対して出力するよう構成された第２メインパルス用回路と、を有し、
前記更新パルス出力回路は、前記第１エッジの後、前記所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に前記第１更新パルスを前記第１ノードに対して出力するよう構成された第１更新パルス用回路と、前記第２エッジの後、前記所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に前記第２更新パルスを前記第２ノードに対して出力するよう構成された第２更新パルス用回路と、を有し、
各メインパルス用回路は、メインパルス用の定電流を用いて充電されるよう構成されたメインパルス用容量を有し、
各更新パルス用回路は、更新パルス用の定電流を用いて充電されるよう構成された更新パルス用容量を有し、
前記メインパルス出力回路は、前記第１メインパルス用回路における前記メインパルス用容量の蓄積電荷を前記第１ノードに向けて放出することで前記第１メインパルスを前記第１ノードに出力し、且つ、前記第２メインパルス用回路における前記メインパルス用容量の蓄積電荷を前記第２ノードに向けて放出することで前記第２メインパルスを前記第２ノードに出力し、
前記更新パルス出力回路は、前記第１更新パルス用回路における前記更新パルス用容量の蓄積電荷を前記第１ノードに向けて放出することで前記第１更新パルスを前記第１ノードに出力し、且つ、前記第２更新パルス用回路における前記更新パルス用容量の蓄積電荷を前記第２ノードに向けて放出することで前記第２更新パルスを前記第２ノードに出力する
、請求項１に記載の信号伝達装置。
【請求項５】
第１電流は第２電流よりも大きく、
前記第１電流は、前記第１メインパルスが前記第１ノードに出力されるときにおいて前記第１メインパルス用回路における前記メインパルス用容量から前記第１絶縁素子に供給される電流、又は、前記第２メインパルスが前記第２ノードに出力されるときにおいて前記第２メインパルス用回路における前記メインパルス用容量から前記第２絶縁素子に供給される電流であり、
前記第２電流は、前記第１更新パルスが前記第１ノードに出力されるときにおいて前記第１更新パルス用回路における前記更新パルス用容量から前記第１絶縁素子に供給される電流、又は、前記第２更新パルスが前記第２ノードに出力されるときにおいて前記第２更新パルス用回路における前記更新パルス用容量から前記第２絶縁素子に供給される電流である
、請求項４に記載の信号伝達装置。
【請求項６】
各メインパルス用容量の静電容量値が各更新パルス用容量の静電容量値よりも大きく設定されることで、前記第１電流が前記第２電流よりも大きくなる
、請求項５に記載の信号伝達装置。
【請求項７】
各メインパルス用容量を充電するための電源電圧が各更新パルス用容量を充電するための電源電圧よりも大きく設定されることで、前記第１電流が前記第２電流よりも大きくなる
、請求項５に記載の信号伝達装置。
【請求項８】
前記第１更新パルス用回路は、前記第１更新パルスを前記第１ノードに出力する際、前記第１更新パルス用回路における前記更新パルス用容量の蓄積電荷を第１電流制限抵抗を介して前記第１ノードに放出し、
前記第２更新パルス用回路は、前記第２更新パルスを前記第２ノードに出力する際、前記第２更新パルス用回路における前記更新パルス用容量の蓄積電荷を第２電流制限抵抗を介して前記第２ノードに放出し、
各電流制限抵抗での電圧降下により前記第２電流が前記第１電流より小さくなる
、請求項５に記載の信号伝達装置。
【請求項９】
前記第１更新パルス用回路は、前記第１更新パルスを前記第１ノードに出力する際、前記第１更新パルス用回路における前記更新パルス用容量の蓄積電荷を前記第１ノードに向かう電路と他の電路とに分配して放出し、
前記第２更新パルス用回路は、前記第２更新パルスを前記第２ノードに出力する際、前記第２更新パルス用回路における前記更新パルス用容量の蓄積電荷を前記第２ノードに向かう電路と更に他の電路とに分配して放出し、
各更新パルス用回路における前記分配により前記第２電流が前記第１電流より小さくなる
、請求項５に記載の信号伝達装置。
【請求項１０】
前記第１電流が前記第２電流よりも大きいことにより、各メインパルスにて各絶縁素子が駆動されるときの各受信パルスの強度は、各更新パルスにて各絶縁素子が駆動されるときの各受信パルスの強度よりも大きく、前記受信回路は、前記第１受信パルス及び前記第２受信パルスを同時に受けたとき、前記第１受信パルス及び前記第２受信パルスの内、強度が大きい方の受信パルスに基づき前記出力デジタル信号のレベルを決定する
、請求項５～９の何れかに記載の信号伝達装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、信号伝達装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
絶縁素子を用いて信号を一次側から二次側に絶縁形式で伝達する信号伝達装置がある。当該信号伝達装置では、入力デジタル信号のレベルが第１レベルから第２レベルに変化したときに第１信号を二次側に送信し、且つ、入力デジタル信号のレベルが第２レベルから第１レベルに変化したときに第２信号を二次側に送信することで、二次側において入力デジタル信号を復元した出力デジタル信号を得ることができる（例えば下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１８８９０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の信号伝達装置において、入力デジタル信号のレベルが長時間にわたり第１レベル又は第２レベルに維持されることがあり、この際、ノイズ等の影響により出力デジタル信号のレベルが本来のレベルからずれることがある。このようなずれを是正して出力デジタル信号のレベルを適正にする技術が求められる（従来の技術には改善の余地がある）。
【０００５】
本開示は、出力デジタル信号のレベルの適正化等に寄与する信号伝達装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る信号伝達装置は、入力デジタル信号のレベルが第１レベルから第２レベルへ切り替わる第１エッジ及び前記入力デジタル信号のレベルが前記第２レベルから前記第１レベルへ切り替わる第２エッジを検出するよう構成されたエッジ検出回路と、前記第１エッジの検出を契機に第１検出パルスを生成し、前記第２エッジの検出を契機に第２検出パルスを生成するよう構成された検出パルス生成回路と、前記第１検出パルスの生成を契機に第１メインパルスを第１ノードに対して出力し、前記第２検出パルスの生成を契機に第２メインパルスを第２ノードに対して出力するよう構成されたメインパルス出力回路と、前記第１エッジの後、所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に第１更新パルスを前記第１ノードに対して出力し、且つ、前記第２エッジの後、前記所定時間継続して前記第１エッジ及び前記第２エッジの何れもが検出されないとき、周期的に第２更新パルスを前記第２ノードに対して出力するよう構成された更新パルス出力回路と、前記第１ノードに接続され、前記第１ノードに対する前記メインパルス出力回路の出力信号と前記第１ノードに対する前記更新パルス出力回路の出力信号との第１和信号にて駆動されるよう構成された第１絶縁素子と、前記第２ノードに接続され、前記第２ノードに対する前記メインパルス出力回路の出力信号と前記第２ノードに対する前記更新パルス出力回路の出力信号との第２和信号にて駆動されるよう構成された第２絶縁素子と、前記第１絶縁素子の駆動により前記第１絶縁素子にて生成される第１受信パルス及び前記第２絶縁素子の駆動により前記第２絶縁素子にて生成される第２受信パルスに基づき、出力デジタル信号を生成するよう構成された受信回路と、を備える。
【発明の効果】
【０００７】
本開示によれば、出力デジタル信号のレベルの適正化等に寄与する信号伝達装置を提供することが可能となる。
【図面の簡単な説明】
【０００８】
図１は、信号伝達装置の基本構成を示す図である。
図２は、トランスチップの基本構造を示す図である。
図３は、２チャンネル型のトランスチップとして用いられる半導体装置の斜視図である。
図４は、図３に示す半導体装置の平面図である。
図５は、図３の半導体装置において低電位コイルが形成された層を示す平面図である。
図６は、図３の半導体装置において高電位コイルが形成された層を示す平面図である。
図７は、図６に示すVIII-VIII線に沿う断面図である。
図８は、図７に示す領域XIIIの拡大図（分離構造）を示す図である。
図９は、トランスチップのレイアウト例を模式的に示す図である。
図１０は、応用構成に係る信号伝達装置の構成図である。
図１１は、図１０の信号伝達装置の内部構成図である。
図１２は、図１０の信号伝達装置における幾つかの信号波形を示す図である。
図１３は、図１０の信号伝達装置においてハイレベル用のリフレッシュ動作が行われるときの波形図である。
図１４は、図１０の信号伝達装置においてローレベル用のリフレッシュ動作が行われるときの波形図である。
図１５は、図１０の信号伝達装置に係り、第１衝突ケースの説明図である。
図１６は、図１０の信号伝達装置に係り、第２衝突ケースの説明図である。
図１７は、図１０の信号伝達装置に係り、トランスがパルス駆動されたときに生じる受信パルスを示す図である。
図１８は、本開示の第１実施形態に属する実施例ＥＸ１＿１に係り、信号伝達装置の一部回路図である。
図１９は、本開示の第１実施形態に属する実施例ＥＸ１＿２に係り、信号伝達装置の一部回路図である。
図２０は、本開示の第１実施形態に属する実施例ＥＸ１＿３に係り、信号伝達装置の一部回路図である。
図２１は、本開示の第１実施形態に属する実施例ＥＸ１＿４に係り、信号伝達装置の一部回路図である。
図２２は、本開示の第１実施形態に属する実施例ＥＸ１＿５に係り、信号伝達装置の一部回路図である。
図２３は、本開示の第１実施形態に属する実施例ＥＸ１＿６に係り、信号伝達装置の一部回路図である。
図２４は、本開示の第２実施形態に係り、信号伝達装置の一部回路図である。
図２５は、本開示の第２実施形態との対比に供される参考構成に係る信号波形図である。
図２６は、本開示の第２実施形態に係る信号波形図である。
図２７は、本開示の第３実施形態に係る信号伝達装置の内部構成図である。
図２８は、本開示の第３実施形態に係る信号波形図である。
【発明を実施するための形態】
【０００９】
＜信号伝達装置（基本構成）＞
図１は、信号伝達装置の基本構成を示す図である。本構成例の信号伝達装置２００は、一次回路系２００ｐ（ＶＣＣ１－ＧＮＤ１系）と二次回路系２００ｓ（ＶＣＣ２－ＧＮＤ２系）との間を絶縁しつつ、一次回路系２００ｐから二次回路系２００ｓにパルス信号を伝達し、二次回路系２００ｓに設けられたスイッチ素子（不図示）のゲートを駆動する半導体集積回路装置（いわゆる絶縁ゲートドライバＩＣ）である。例えば、信号伝達装置２００は、コントローラチップ２１０と、ドライバチップ２２０と、トランスチップ２３０と、を単一のパッケージに封止して成る。
【００１０】
コントローラチップ２１０は、電源電圧ＶＣＣ１（例えばＧＮＤ１基準で最大７Ｖ）の供給を受けて動作する半導体チップである。コントローラチップ２１０には、例えば、パルス送信回路２１１と、バッファ２１２及び２１３が集積されている。
（【００１１】以降は省略されています）

関連特許