特許ウォッチ

公開番号2025175291
公報種別公開特許公報(A)
公開日2025-12-01
出願番号2025152694,2024501335
出願日2025-09-12,2023-02-09
発明の名称積層セラミックコンデンサおよびその実装構造体
出願人京セラ株式会社
代理人個人,個人
主分類H01G 4/30 20060101AFI20251121BHJP(基本的電気素子)
要約【課題】薄型化しても反りを極小に抑え、実装性を低下させない積層セラミックコンデンサ及び実装構造体を提供する。
【解決手段】積層セラミックコンデンサは、第1、第2内部電極3、4と、第1、第2電極が、誘電体層5を挟んで、第1方向に交互Xに積層されてなる本体部と、第1面に位置する第1、第2外部電極と、第2面に位置する第3、第4外部電極と、を備える。第1内部電極は、第1容量形成部31dと、第1、第2引出部31a、31bと、を有する第1部分31を含み、第2内部電極は、第2容量形成部41dと、第3、第4引出部41a、41bと、を有する第2部分41を含む。第1電極は、第1、第2確認電極51a、51bを有し、第2電極は、第3、第4確認電極52a、52bを有する。第1、第2引出部は、第1、第3外部電極に接続されており、第3、第4引出部は、第2、第4外部電極に接続される。
【選択図】図2
特許請求の範囲【請求項１】
第１内部電極および第２内部電極が、誘電体層を挟んで、第１方向に交互に積層されてなる略直方体状の本体部であって、前記第１方向に互いに対向する第１側面および第２側面、互いに対向する第１面および第２面、ならびに、互いに対向する第１端面および第２端面を有する本体部と、
前記第１面に位置する第１外部電極および第２外部電極と、
前記第２面に位置する第３外部電極および第４外部電極と、を備え、
前記第１内部電極は、
第１容量形成部と、
前記第１容量形成部および前記第１外部電極に接続される第１引出部と、
前記第１容量形成部および前記第３外部電極に接続される第２引出部と、
前記第１容量形成部および前記第１引出部に一体に連なって形成される第１電極部と、
前記第１容量形成部および前記第２引出部に一体に連なって形成される第２電極部と、を有し、
前記第２内部電極は、
第２容量形成部と、
前記第２容量形成部および前記第２外部電極に接続される第３引出部と、
前記第２容量形成部および前記第４外部電極に接続される第４引出部と、
前記第２容量形成部および前記第３引出部に一体に連なって形成される第３電極部と、
前記第２容量形成部および前記第４引出部に一体に連なって形成される第４電極部と、を有し、
前記第１電極部、前記第２電極部、前記第３電極部および前記第４電極部の少なくとも１つは、前記第１端面に垂直な方向における長さが前記第１面に垂直な方向における長さよりも大きい、積層セラミックコンデンサ。
続きを表示（約 1,100 文字）【請求項２】
前記第１電極部、前記第２電極部、前記第３電極部および前記第４電極部の少なくとも一つは、直角三角形状に形成されている、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１電極部、前記第２電極部、前記第３電極部および前記第４電極部の少なくとも一つは、長方形状に形成されている、請求項１に記載の積層セラミックコンデンサ。
【請求項４】
前記第１電極部は、前記第１面よりも内側に退避している、請求項１乃至３のいずれか１つに記載の積層セラミックコンデンサ。
【請求項５】
前記第１電極部は、直角三角形状に形成されており、かつ斜辺が前記第２面から内側に湾曲している、請求項１に記載の積層セラミックコンデンサ。
【請求項６】
前記本体部における前記第１面と前記第２面とを挟む間隔が、前記第１側面と前記第２側面とを挟む間隔より小さい、請求項１に記載の積層セラミックコンデンサ。
【請求項７】
前記本体部における前記第１面と前記第２面とを挟む間隔が、前記第１端面と前記第２端面とを挟む間隔より小さい、請求項１に記載の積層セラミックコンデンサ。
【請求項８】
前記本体部における前記第１端面および前記第２端面には外部電極が形成されない、請求項１に記載の積層セラミックコンデンサ。
【請求項９】
前記本体部の焼成前の厚みをＴ１とし、前記焼成後の前記本体部に厚み方向両側から接する２つの平行な平面間の厚み方向に平行な方向の間隔をＴ２とし、Ｔ１／Ｔ２を反り率Ｄとし、前記第１引出部の焼成後の前記第１面に露出する領域の実測面積をＳとし、前記第１引出部の設計上の前記第１面に露出する領域の面積をＳ０とし、前記第１引出部の前記第１面に露出する領域の焼成による拡大率をＭとしたとき、Ｍ＝｛（Ｓ／Ｓ０）－１｝×１００であり、前記反り率Ｄが１０％以下の場合、拡大率Ｍは、０≦Ｍ≦３６％の範囲である、請求項１乃至３のいずれか１つに記載の積層セラミックコンデンサ。
【請求項１０】
前記誘電体層は、矩形状であり、
前記第１面および前記第２面は、前記第１方向に垂直で、かつ前記誘電体層の短手方向に平行な第２方向に互いに対向し、
前記第１端面および前記第２端面は、前記第１方向および前記第２方向に垂直な、前記誘電体層の長手方向に平行な第３方向に互いに対向している、請求項１乃至３のいずれか１つに記載の積層セラミックコンデンサ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、積層セラミックコンデンサおよびその実装構造体に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
従来技術の積層セラミックコンデンサは、例えば特許文献１，２に記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１６７３６８号公報
特開２００４－１４０１８３号公報
【発明の概要】
【０００４】
本開示の積層セラミックコンデンサは、第１内部電極および第２内部電極と、第１電極および第２電極とが、誘電体層を挟んで、第１方向に交互に積層されてなる略直方体状の本体部であって、前記第１方向に互いに対向する第１側面および第２側面、互いに対向する第１面および第２面、ならびに、互いに対向する第１端面および第２端面を有する本体部と、前記第１面に位置する第１外部電極および第２外部電極と、前記第２面に位置する第３外部電極および第４外部電極と、を備え、前記第１内部電極は、第１容量形成部と、第１引出部と、第２引出部と、を有する第１部分を含み、前記第２内部電極は、第２容量形成部と、第３引出部と、第４引出部と、を有する第２部分を含み、前記第１電極は、第１確認電極および第２確認電極を有し、前記第２電極は、第３確認電極および第４確認電極を有し、前記第１引出部および前記第２引出部は、前記第１面および前記第２面にそれぞれ導出され、前記第１外部電極および前記第３外部電極にそれぞれ接続されており、前記第３引出部および前記第４引出部は、前記第１面および前記第２面にそれぞれ導出され、前記第２外部電極および前記第４外部電極にそれぞれ接続されている。
【０００５】
本開示の積層セラミックコンデンサの実装構造体は、上述の積層セラミックコンデンサと、実装面を有する基板と、を備え、前記積層セラミックコンデンサは、前記第１側面が前記実装面に垂直となるように、前記実装面に実装されている。
【図面の簡単な説明】
【０００６】
本開示の目的、特色、及び利点は、下記の詳細な説明と図面とからより明確になるであろう。
本開示の実施形態に係る積層セラミックコンデンサを示す斜視図である。
本開示の実施形態に係る積層セラミックコンデンサを示す分解斜視図である。
図１の切断面線ＩＩＩＡ－ＩＩＩＡから見た断面図である。
図１の切断面線ＩＩＩＢ－ＩＩＩＢから見た断面図である。
３つの積層セラミックコンデンサの電極パターンを示す側面図である。
図４ＡのセクションＩＶＢの拡大図である。
図４Ａの切断面線Ａ－Ａから見た断面を示す図である。
図４Ａの切断面線Ｂ－Ｂから見た断面を示す図である。
図４Ａの切断面線Ｃ－Ｃから見た断面を示す図である。
焼成後の積層セラミックコンデンサを図４Ａの切断面線Ａ－Ａで切断した隣り合う端面とは異なる垂直面（第１方向Ｘ）から見た断面を示す図である。
焼成後の積層セラミックコンデンサを図４Ａの切断面線Ｂ－Ｂで切断した隣り合う端面とは異なる垂直面（第１方向Ｘ）から見た断面を示す図である。
焼成後の積層セラミックコンデンサを図４Ａの切断面線Ｃ－Ｃで切断した隣り合う端面とは異なる垂直面（第１方向Ｘ）から見た断面を示す図である。
本開示の一実施形態に係る実装構造体を示す側面図である。
積層セラミックコンデンサの電極パターンを示す図である。
積層セラミックコンデンサの電極パターンを示す図である。
積層セラミックコンデンサの電極パターンを示す図である。
積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
さらに他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
他の実施形態の積層セラミックコンデンサの電極パターンを示す図である。
本開示の他の実施形態に係る積層セラミックコンデンサを示す斜視図である。
本開示の他の実施形態に係る積層セラミックコンデンサを示す分解斜視図である。
図１１の切断面線ＸＩＩＩ－ＸＩＩＩから見た断面図である。
図１２，図１３の実施形態に係る積層セラミックコンデンサの電極パターンを示す図である。
図１２，図１３の実施形態に係る積層セラミックコンデンサの電極パターンを示す図である。
図１２，図１３の実施形態に係る積層セラミックコンデンサの電極パターンを示す図である。
図１２，図１３の実施形態に係る積層セラミックコンデンサの電極パターンを示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターンの他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターンの他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターンの他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターンの他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターン他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターン他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターン他の例を示す図である。
図１２、図１３の実施形態に係る積層セラミックコンデンサの電極パターン他の例を示す図である。
【発明を実施するための形態】
【０００７】
まず、本開示の積層セラミックコンデンサが基礎とする構成の積層セラミックコンデンサについて説明する。上記の特許文献１に記載される従来技術では、薄型で３次元実装性を高めるために、外部電極を素子の上面および端面のみ形成し、その上面および端面を被覆層で覆うことによって素子の割れ、欠けを防止しているが、複雑な工程および構造となることから歩留まりの低下が懸念される。
【０００８】
また上記の特許文献２に記載される従来技術では、素子高さが言及されておらず、薄型で３次元実装可能な低背、薄型素子になれば、特に端面に引出部を設けない主面電極素子では、カット位置の偏りによって有効部の左右位置が分からず、左右のマージン部幅が異なり、焼成時の反りが発生しやすくなる。そのため基板への電気的接続の不良、ひいては実装不良を引き起こしてしまう。
【０００９】
したがって単純な構造で薄型化しても、反りを極小に抑え、実装性を低下させない積層セラミックコンデンサおよびその実装構造体が求められている。
【００１０】
以下、図面を参照しつつ本開示の積層セラミックコンデンサおよび実装構造体の実施形態について説明する。以下で参照する図面は、模式的なものであり、図面に示された寸法比率等は、必ずしも正確に図示されたものではない。また、本明細書においては、便宜的に直交座標系ＸＹＺを定義する。
（【００１１】以降は省略されています）

関連特許