特許ウォッチ

公開番号2025170770
公報種別公開特許公報(A)
公開日2025-11-19
出願番号2025076951
出願日2025-05-02
発明の名称ハイブリッド接合を用いてダイを積層するためのパッド及びその方法
出願人東京エレクトロン株式会社
代理人弁理士法人ITOH
主分類G02B 6/12 20060101AFI20251112BHJP(光学)
要約【課題】ハイブリッド接合を用いてダイを積層するためのパッド及びその方法を提供する。
【解決手段】フォトニック集積回路(PIC)デバイスは、第1の複数の接点パッドを含む第1のPICダイを含み、それぞれの第1の接点パッドは、第1の複数の電気接点を含む第1の電気接点領域と、第1の光学接点領域と、第1の電気接点領域と第1の光学接点領域との間に配置された第1の遷移領域とを含み、第1の遷移領域は、第1の複数のダミー接点を含む。
【選択図】図1A

特許請求の範囲【請求項１】
フォトニック集積回路（ＰＩＣ）デバイスであって、第１の複数の接点パッドを含む第１のＰＩＣダイを含み、それぞれの第１の接点パッドは、第１の複数の電気接点を含む第１の電気接点領域と、第１の光学接点領域と、前記第１の電気接点領域と前記第１の光学接点領域との間に配置された第１の遷移領域とを含み、前記第１の遷移領域は、第１の複数のダミー接点を含む、フォトニック集積回路（ＰＩＣ）デバイス。
続きを表示（約 1,700 文字）【請求項２】
第２の複数の接点パッドを含む第２のＰＩＣダイであって、それぞれの第２の接点パッドは、第２の複数の電気接点を含む第２の電気接点領域と、第２の光学接点領域と、前記第２の電気接点領域と前記第２の光学接点領域との間に配置された第２の遷移領域とを含み、前記第２の遷移領域は、第２の複数のダミー接点を含む、第２のＰＩＣダイと、
前記ＰＩＣデバイスを形成するために、前記第１のＰＩＣダイを前記第２のＰＩＣダイと結合する接着剤と
を更に含む、請求項１に記載のＰＩＣデバイス。
【請求項３】
前記接着剤は、前記第１のＰＩＣダイと前記第２のＰＩＣダイとの間の相互接続を含み、各相互接続は、前記第１の光学接点領域と前記第２の光学接点領域との間の光カプラと、前記第１の複数の電気接点と前記第２の複数の電気接点との各々の間の電気カプラと、前記第１の複数のダミー接点と前記第２の複数のダミー接点との各々の間のダミーカプラとを含む、請求項２に記載のＰＩＣデバイス。
【請求項４】
前記光カプラは、前記第１の光学接点領域の第１の導波路と、前記第２の光学接点領域の第２の導波路との間のエバネッセントフォトニック結合を含む、請求項３に記載のＰＩＣデバイス。
【請求項５】
前記第１の複数のダミー接点は、前記第１の電気接点領域から前記第１の光学接点領域まで前記第１の複数のダミー接点のパッド密度を減少させ、
前記第２の複数のダミー接点は、前記第２の電気接点領域から前記第２の光学接点領域まで前記第２の複数のダミー接点の前記パッド密度を減少させる、請求項２に記載のＰＩＣデバイス。
【請求項６】
前記第１の複数のダミー接点は、前記第１の電気接点領域から前記第１の光学接点領域まで前記第１の複数のダミー接点の限界寸法を減少させ、
前記第２の複数のダミー接点は、前記第２の電気接点領域から前記第２の光学接点領域まで前記第２の複数のダミー接点の前記限界寸法を減少させる、請求項２に記載のＰＩＣデバイス。
【請求項７】
前記第１の複数のダミー接点は、前記第１の電気接点領域から前記第１の光学接点領域まで前記第１の複数のダミー接点のパッド密度及び限界寸法を減少させ、
前記第２の複数のダミー接点は、前記第２の電気接点領域から前記第２の光学接点領域まで前記第２の複数のダミー接点の前記パッド密度及び前記限界寸法を減少させる、請求項２に記載のＰＩＣデバイス。
【請求項８】
前記第１の複数の電気接点は、誘電体貫通ビア（ＴＤＶ）を含む、請求項２に記載のＰＩＣデバイス。
【請求項９】
積層フォトニック集積回路（ＰＩＣ）ダイを製造する方法であって、
第１の複数の接点パッドを含む第１のＰＩＣダイを受け取ることであって、それぞれの第１の接点パッドは、第１の複数の電気接点を含む第１の電気接点領域と、第１の光学接点領域と、前記第１の電気接点領域と前記第１の光学接点領域との間に配置された第１の遷移領域とを含み、前記第１の遷移領域は、第１の複数のダミー接点を含む、受け取ることと、
第２の複数の接点パッドを含む第２のＰＩＣダイを受け取ることであって、それぞれの第２の接点パッドは、第２の複数の電気接点を含む第２の電気接点領域と、第２の光学接点領域と、前記第２の電気接点領域と前記第２の光学接点領域との間に配置された第２の遷移領域とを含み、前記第２の遷移領域は、第２の複数のダミー接点を含む、受け取ることと、
前記積層ＰＩＣダイを形成するために、前記第１のＰＩＣダイを前記第２のＰＩＣダイと接合することと
を含む方法。
【請求項１０】
前記第１の複数のダミー接点は、前記第１の電気接点領域から前記第１の光学接点領域まで前記第１の複数のダミー接点のパッド密度を減少させ、
前記第２の複数のダミー接点は、前記第２の電気接点領域から前記第２の光学接点領域まで前記第２の複数のダミー接点の前記パッド密度を減少させる、請求項９に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、概して、半導体製造に関し、特定の実施形態では、ハイブリッド接合を用いてダイを積層するためのパッド及びその方法に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
半導体デバイスが小さくなるにつれて、チップの様々な構成要素間及び積層チップ構成内の異なるチップ間の通信を容易にするために使用される相互接続技術の複雑さが増している。直接銅－銅接合及び誘電体接合を含み得るハイブリッド接合は、高密度で高性能な相互接続を達成するための卓越したアプローチである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ハイブリッド接合における課題は、接合界面のトポグラフィを管理して、表面全体にわたって均一で信頼性の高い接合を確保することである。更に、高速データ通信のための電子回路とのフォトニックデバイスの集積は、光結合機構の開発をもたらした。エバネッセントフォトニック結合は、かかる機構の１つであり、光信号を効率的に伝送するために導波路の近接性に依存する。しかしながら、標準的な電気相互接続との互換性を維持しながら、効率的な結合を達成することには課題が存在する。
【課題を解決するための手段】
【０００４】
フォトニック集積回路（ＰＩＣ）デバイスは、第１の複数の接点パッドを含む第１のＰＩＣダイを含み、それぞれの第１の接点パッドは、第１の複数の電気接点を含む第１の電気接点領域と、第１の光学接点領域と、第１の電気接点領域と第１の光学接点領域との間に配置された第１の遷移領域とを含み、第１の遷移領域は、第１の複数のダミー接点を含む。
【０００５】
積層フォトニック集積回路（ＰＩＣ）ダイを製造する方法は、第１の複数の接点パッドを含む第１のＰＩＣダイを受け取ることを含み、それぞれの第１の接点パッドは、第１の複数の電気接点を含む第１の電気接点領域と、第１の光学接点領域と、第１の電気接点領域と第１の光学接点領域との間に配置された第１の遷移領域とを含み、第１の遷移領域は、第１の複数のダミー接点を含む。本方法は、第２の複数の接点パッドを含む第２のＰＩＣダイを受け取ることを更に含み、それぞれの第２の接点パッドは、第２の複数の電気接点を含む第２の電気接点領域と、第２の光学接点領域と、第２の電気接点領域と第２の光学接点領域との間に配置された第２の遷移領域とを含み、第２の遷移領域は、第２の複数のダミー接点を含む。また、本方法は、積層ＰＩＣダイを形成するために、第１のＰＩＣダイを第２のＰＩＣダイと接合することを更に含む。
【０００６】
また、フォトニック集積回路（ＰＩＣ）を製造する方法は、第１の複数の接点パッドを含む第１のＰＩＣダイを提供することを含み、それぞれの第１の接点パッドは、第１の金属層で過剰充填された第１の複数の電気接点を含む第１の電気接点領域と、第１の誘電体層及び第１の金属層によって覆われた第１の光学接点領域と、第１の電気接点領域と第１の光学接点領域との間に配置された第１の遷移領域とを含み、第１の遷移領域は、第１の金属層で過剰充填された第１の複数のダミー接点を含む。本方法は、第１の平坦化された表面を形成するために、第１のＰＩＣダイ上で化学機械平坦化（ＣＭＰ）プロセスを実施することを更に含む。本方法は、第２の複数の接点パッドを含む第２のＰＩＣダイを提供することを更に含み、それぞれの第２の接点パッドは、第２の金属層で過剰充填された第２の複数の電気接点を含む第２の電気接点領域と、第２の誘電体層及び第２の金属層によって覆われた第２の光学接点領域と、第２の電気接点領域と第２の光学接点領域との間に配置された第２の遷移領域とを含み、第２の遷移領域は、第２の金属層で過剰充填された第２の複数のダミー接点を含む。本方法は、第２の平坦化された表面を形成するために、第２のＰＩＣダイ上でＣＭＰプロセスを実施することを更に含む。本方法は、積層ＰＩＣダイを形成するために、第１のＰＩＣダイの第１の平坦化された表面を第２のＰＩＣダイの第２の平坦化された表面に接合することを更に含む。
【０００７】
本発明及びその利点のより詳細な理解のために、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【０００８】
本発明の一実施形態による、製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示す。
本発明の一実施形態による、製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示す。
本発明の一実施形態による、製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示す。
本発明の一実施形態による、製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示す。
本発明の一実施形態による、製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示す。
本発明の一実施形態による、様々なパッド密度のダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略断面図を示す。
本発明の一実施形態による、様々なパッド密度のダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略上面図を示す。
本開示の一実施形態による、可変サイズのダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略断面図を示す。
本開示の一実施形態による、可変サイズのダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略上面図を示す。
本発明の一実施形態による、様々なパッド密度及び様々なサイズのダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略断面図を示す。
本発明の一実施形態による、様々なパッド密度及び様々なサイズのダミー接点を含む遷移領域を有する、平坦化された接点パッドの概略上面図を示す。
本発明の一実施形態による、複数の接点パッドを含むＰＩＣダイの上面図を示す。
本発明の一実施形態による、積層ＰＩＣダイを製造する方法のフローチャートを示す。
本発明の一実施形態による、積層ＰＩＣダイを製造する方法のフローチャートを示す。
従来の方法による製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示し、空隙を形成する。
従来の方法による製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示し、空隙を形成する。
従来の方法による製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示し、空隙を形成する。
従来の方法による製造の中間段階におけるフォトニック集積回路（ＰＩＣ）ダイ接点パッドの様々な概略断面図を示し、空隙を形成する。
【発明を実施するための形態】
【０００９】
半導体フォトニクスの分野では、フォトニック構成要素と電子回路との集積は、高速データ伝送及び処理を必要とする用途にとって不可欠である。集積プロセスは、多くの場合、半導体基板の複数の層の接合を伴い、フォトニック導波路は、異なる層にわたって且つ構成要素間で光信号伝送を促進するようにパターニングされる。
【００１０】
フォトニック導波路は、全内部反射の原理に依存し、コア材料とクラッド材料との間の屈折率コントラストに対する正確な制御を利用する。光伝搬の完全性を維持するために、これらの導波路は、エバネッセントフォトニック結合を妨害する可能性のあるいかなる材料又は構造も含まない純粋な環境で形成されることが重要である。
（【００１１】以降は省略されています）

関連特許