特許ウォッチ

公開番号2025022131
公報種別公開特許公報(A)
公開日2025-02-14
出願番号2023126419
出願日2023-08-02
発明の名称比較回路、半導体集積回路装置、及びスイッチング電源装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 5/08 20060101AFI20250206BHJP(基本電子回路)
要約【課題】出力精度が低下しない設定から外れても出力精度が低下しない設定に迅速に復帰すること及び特性の異なる複数のコンパレータを使い分けることを可能にする。
【解決手段】比較回路(13)は、第1、2コンパレータ(131、132)及びロジック部(134)を有する。ロジック部は、可変基準電圧を調整して第2コンパレータから出力される第2比較信号の論理切替タイミングを第1コンパレータから出力される第1比較信号の論理切替タイミングに近づける。比較回路は、アップダウンカウンタ(133a)を有し、可変基準電圧を調整するときに、アップダウンカウンタのカウンタ値を、上位ビット側と下位ビット側に分け、上位ビット側の値を変化させて可変基準電圧の調整範囲を絞り、絞った後の調整範囲において下位ビット側の値を変化させる。
【選択図】図4
特許請求の範囲【請求項１】
入力信号と基準電圧を比較して第１比較信号を生成するように構成された第１コンパレータと、
前記入力信号と可変基準電圧を比較して第２比較信号を生成するように構成された第２コンパレータと、
前記可変基準電圧を生成するように構成された可変基準電圧生成部と、
前記第１比較信号と前記第２比較信号の一方を比較信号として出力するように構成されたロジック部と、
を有し、
前記ロジック部は、前記可変基準電圧を調整して前記第２比較信号の論理切替タイミングを前記第１比較信号の論理切替タイミングに近づけるように構成され、
前記可変基準電圧生成部は、
アップダウンカウンタと、前記アップダウンカウンタのカウンタ値をアナログ電圧に変換するように構成されたＤＡＣと、を含み、
前記アナログ電圧又は前記アナログ電圧に応じた電圧を前記可変基準電圧として出力し、
前記可変基準電圧を調整するときに、前記カウンタ値を、上位ビット側と下位ビット側に分け、前記上位ビット側の値を変化させて前記可変基準電圧の調整範囲を絞り、絞った後の前記調整範囲において前記下位ビット側の値を変化させるように構成されている、比較回路。
続きを表示（約 1,100 文字）【請求項２】
前記上位ビット側の値の変化では、上位から順に０であるビットを１つずつ１に変化させることが繰り返される、請求項１に記載の比較回路。
【請求項３】
前記上位ビット側の値の変化では、上位から順に１であるビットを１つずつ０に変化させることが繰り返される、請求項１に記載の比較回路。
【請求項４】
前記下位ビット側の値の変化では、カウンタ値を１つずつ増加させることが繰り返される、請求項１に記載の比較回路。
【請求項５】
前記下位ビット側の値の変化では、カウンタ値を１つずつ減少させることが繰り返される、請求項１に記載の比較回路。
【請求項６】
前記上位ビット側の値を変化させても前記可変基準電圧の調整範囲を絞れない場合は、前記上位ビット側のビット数を増加させ、前記下位ビット側のビット数を減少させた後、前記上位ビット側の値を変化させて前記可変基準電圧の調整範囲を絞る処理を継続する、請求項１に記載の比較回路。
【請求項７】
出力電圧又は前記出力電圧の分圧電圧にコイル電流を模擬したリップル電圧を重畳して帰還電圧を生成するように構成されたリップルインジェクション回路と、
所定の基準電圧を生成するように構成された基準電圧生成回路と、
前記帰還電圧と前記基準電圧とを比較して比較信号を生成するように構成されたメインコンパレータと、
前記比較信号に応じてセット信号にワンショットパルスを生成するように構成されたワンショットパルス生成回路と、
前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするように構成されたＲＳフリップフロップと、
前記出力信号が前記第１論理レベルにセットされてから所定のオン時間が経過した時点で前記リセット信号にワンショットパルスを生成するように構成されたオン時間設定回路と、
前記出力信号に応じて出力トランジスタと同期整流トランジスタの駆動信号を生成するように構成されたゲートドライバ回路と、
前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせるように構成された逆流検出回路と、
を有し、
前記メインコンパレータとして、請求項１～６のいずれか一項に記載の比較回路を有する、半導体集積回路装置。
【請求項８】
請求項７に記載の半導体集積回路装置と、
前記半導体集積回路装置に一部又は全部が外付けされて入力電圧から前記出力電圧を生成するように構成されたスイッチ出力段と、
を有する、スイッチング電源装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、比較回路、半導体集積回路装置、及びスイッチング電源装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１で開示されている比較回路は、アップダウンカウンタのカウンタ値を用いて可変基準電圧を調整して、第２コンパレータで生成される第２比較信号の論理切替タイミングを第１コンパレータで生成される第１比較信号の論理切替タイミングに近づけている。このような構成である特許文献１で開示されている比較回路は、出力精度が低下しない設定から外れても出力精度が低下しない設定に復帰すること及び特性の異なる複数のコンパレータを使い分けることができる。
【先行技術文献】
【特許文献】
【０００３】
特許第６４６７５３９号公報
【０００４】
［概要］
しかしながら、特許文献１で開示されている比較回路は、スイッチング電源装置のスイッチング周期毎にアップダウンカウンタのカウンタ値を±１つ変化させる構成であるため、第２比較信号の論理切替タイミングと第１比較信号の論理切替タイミングとが大きくずれている状態から調整を開始する場合、初期の論理切替タイミング調整を完了するまでに時間（例えば数秒）がかかる。
【０００５】
本明細書中に開示されている比較回路は、入力信号と基準電圧を比較して第１比較信号を生成するように構成された第１コンパレータと、前記入力信号と可変基準電圧を比較して第２比較信号を生成するように構成された第２コンパレータと、前記可変基準電圧を生成するように構成された可変基準電圧生成部と、前記第１比較信号と前記第２比較信号の一方を比較信号として出力するように構成されたロジック部と、を有する。前記ロジック部は、前記可変基準電圧を調整して前記第２比較信号の論理切替タイミングを前記第１比較信号の論理切替タイミングに近づけるように構成されている。前記可変基準電圧生成部は、アップダウンカウンタと、前記アップダウンカウンタのカウンタ値をアナログ電圧に変換するように構成されたＤＡＣと、を含み、前記アナログ電圧又は前記アナログ電圧に応じた電圧を前記可変基準電圧として出力し、前記可変基準電圧を調整するときに、前記カウンタ値を、上位ビット側と下位ビット側に分け、前記上位ビット側の値を変化させて前記可変基準電圧の調整範囲を絞り、絞った後の前記調整範囲において前記下位ビット側の値を変化させるように構成されている。
【０００６】
本明細書中に開示されている半導体集積回路装置は、出力電圧又は前記出力電圧の分圧電圧にコイル電流を模擬したリップル電圧を重畳して帰還電圧を生成するように構成されたリップルインジェクション回路と、所定の基準電圧を生成するように構成された基準電圧生成回路と、前記帰還電圧と前記基準電圧とを比較して比較信号を生成するように構成されたメインコンパレータと、前記比較信号に応じてセット信号にワンショットパルスを生成するように構成されたワンショットパルス生成回路と、前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするように構成されたＲＳフリップフロップと、前記出力信号が前記第１論理レベルにセットされてから所定のオン時間が経過した時点で前記リセット信号にワンショットパルスを生成するように構成されたオン時間設定回路と、前記出力信号に応じて出力トランジスタと同期整流トランジスタの駆動信号を生成するように構成されたゲートドライバ回路と、前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせるように構成された逆流検出回路と、を有し、前記メインコンパレータとして、上記構成の比較回路を有する。
【０００７】
本明細書中に開示されているスイッチング電源装置は、上記構成の半導体集積回路装置と、前記半導体集積回路装置に一部又は全部が外付けされて前記入力電圧から前記出力電圧を生成するように構成されたスイッチ出力段と、を有する。
【図面の簡単な説明】
【０００８】
図１は、スイッチング電源装置の全体構成を示すブロック図である。
図２は、重負荷時のスイッチング動作を示すタイミングチャートである。
図３は、軽負荷時の逆流遮断動作を示すタイミングチャートである。
図４は、メインコンパレータの構成例を示すブロック図である。
図５は、アップダウンカウンタのカウンタ値を概念的に示す図である。
図６は、アップダウンカウンタのカウンタ値を概念的に示す図である。
図７は、メインコンパレータの他の構成例を示すブロック図である。
図８は、スイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。
図９Ａは、スイッチング電源装置を搭載したテレビの正面図である。
図９Ｂは、スイッチング電源装置を搭載したテレビの側面図である。
図９Ｃは、スイッチング電源装置を搭載したテレビの背面図である。
【０００９】
［詳細な説明］
本明細書において、ＭＯＳ（Metal-Oxide-Semiconductor）電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。
【００１０】
本明細書において基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。
（【００１１】以降は省略されています）

関連特許