特許ウォッチ

公開番号2025020684
公報種別公開特許公報(A)
公開日2025-02-13
出願番号2023124203
出願日2023-07-31
発明の名称ランプ電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H03K 4/50 20060101AFI20250205BHJP(基本電子回路)
要約【課題】小面積でランプ電圧を生成する。
【解決手段】ランプ電圧生成回路(100)は、カレントミラー回路(110)と、カレントミラー回路の入力側電流(Iref1)に応じた第1電圧(V1)を生成する第1電圧生成回路(120)と、カレントミラー回路の出力側電流(Iref2)に応じた第2電圧(V2)に生成する第2電圧生成回路(130)と、第2電圧が生じるノードに接続された、ランプ用抵抗(141)及びランプ用コンデンサ(142)の直列回路を有し、ランプ用抵抗及びランプ用コンデンサ間の接続ノードにランプ電圧(Vramp)を発生させるランプ出力回路(140)と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
カレントミラー回路と、
前記カレントミラー回路の入力側電流に応じた第１電圧を生成するよう構成された第１電圧生成回路と、
前記カレントミラー回路の出力側電流に応じた第２電圧に生成するよう構成された第２電圧生成回路と、
前記第２電圧が生じるノードに接続された、ランプ用抵抗及びランプ用コンデンサの直列回路を有し、前記ランプ用抵抗及びランプ用コンデンサ間の接続ノードにランプ電圧を発生させるよう構成されたランプ出力回路と、を備える
、ランプ電圧生成回路。
続きを表示（約 530 文字）【請求項２】
前記第１電圧生成回路は、前記入力側電流が通過する経路に挿入された入力側抵抗を有し、
前記入力側抵抗での電圧降下により前記第１電圧が生成され、
前記第２電圧生成回路は、前記第２電圧が生じるノードと基準電位点との間に設けられた出力側抵抗を有し、
前記出力側電流が前記出力側抵抗及び前記直列回路に対して分配されることで、前記出力側抵抗に生じた電圧降下により前記第２電圧が生成される
、請求項１に記載のランプ電圧生成回路。
【請求項３】
前記ランプ用抵抗の第１端は前記第２電圧が生じるノードに接続され、前記ランプ用抵抗の第２端は前記ランプ用コンデンサを介して前記基準電位点に接続される
、請求項２に記載のランプ電圧生成回路。
【請求項４】
前記ランプ出力回路は、前記ランプ用コンデンサに対して並列に接続されたリセットスイッチを有する
、請求項３に記載のランプ電圧生成回路。
【請求項５】
前記入力側電流の値と前記入力側抵抗の値との積は、前記出力側電流の値と前記出力側抵抗の値との積と、等しい
、請求項２～４の何れかに記載のランプ電圧生成回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ランプ電圧生成回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
時間経過と共に単調に変化するランプ電圧が様々な回路において生成又は利用される（例えば下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－０８９０４３号公報
【０００４】
［概要］
ランプ電圧を生成するための回路の省面積化が求められる。
【０００５】
本開示の一態様に係るランプ電圧生成回路は、カレントミラー回路と、前記カレントミラー回路の入力側電流に応じた第１電圧を生成するよう構成された第１電圧生成回路と、前記カレントミラー回路の出力側電流に応じた第２電圧に生成するよう構成された第２電圧生成回路と、前記第２電圧が生じるノードに接続された、ランプ用抵抗及びランプ用コンデンサの直列回路を有し、前記ランプ用抵抗及びランプ用コンデンサ間の接続ノードにランプ電圧を発生させるよう構成されたランプ出力回路と、を備える。
【図面の簡単な説明】
【０００６】
図１は、第１参考例に係るランプ電圧生成回路の回路図である。
図２は、第２参考例に係るランプ電圧生成回路の回路図である。
図３は、本開示の第１実施形態に係る半導体装置の外観斜視図である。
図４は、本開示の第１実施形態に係るランプ電圧生成回路の回路図である。
図５は、本開示の第１実施形態に係り、ランプ電圧の変化の様子を示す図である。
図６は、本開示の第２実施形態に係るランプ電圧生成回路の回路図である。
図７は、本開示の第３実施形態に係るスイッチング電源装置の構成図である。
【０００７】
［詳細な説明］
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。
【０００８】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準電位点（基準導電部）を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
【０００９】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。
【００１０】
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、トランジスタがオン状態とされる期間をオン期間と称し、トランジスタがオフ状態とされる期間をオフ期間と称する。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとされる期間をハイレベル期間と称し、当該信号のレベルがローレベルとされる期間をローレベル期間と称する。
（【００１１】以降は省略されています）

関連特許