特許ウォッチ

公開番号2025013508
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2024193985,2021088991
出願日2024-11-05,2021-05-27
発明の名称半導体装置
出願人株式会社デンソー
代理人個人,個人
主分類H01L 25/07 20060101AFI20250117BHJP(基本的電気素子)
要約【課題】インダクタンスを低減できる半導体装置を提供すること。
【解決手段】半導体装置20は、上下アーム回路を構成する。半導体素子40は、ドレイン電極40Dと、ドレイン電極40Dとは反対の面に設けられたソース電極40Sを有する。ソース電極40Sは、基板60に接続されている。基板60は、絶縁基材61と、ソース電極40Sが電気的に接続された表面金属体62と、裏面金属体63を有する。表面金属体63は、第1配線であるN配線64と、第1配線とは電位が異なり、第1配線に対して所定の間隔を有して配置された第2配線である中継配線65を有する。N配線64と中継配線65の間隔は、表面金属体62の厚み以下である。
【選択図】図79
特許請求の範囲【請求項１】
上下アーム回路（９）を構成する半導体装置であって、
両面に主電極（４０Ｄ、４０Ｓ）を有する半導体素子（４０）と、
絶縁基材（５１、６１）と、前記絶縁基材の表面に配置され、前記主電極と電気的に接続された表面金属体（５２、６２）と、前記絶縁基材の裏面に配置された裏面金属体（５３、６３）と、を有する基板（５０、６０）と、を備え、
前記表面金属体は、所定方向に延設された第１配線（６４）と、前記第１配線とは電位が異なり、前記第１配線との間に所定の間隔を有して前記所定方向に延設された第２配線（６５）と、を有し、
前記第１配線と前記第２配線とは、前記所定方向に沿って流れる電流が互いに逆向きであり、
前記第１配線と前記第２配線との間隔が、前記表面金属体の厚み以下である、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この明細書における開示は、半導体装置に関する。
続きを表示（約 4,100 文字）【背景技術】
【０００２】
特許文献１は、上下アーム回路を構成する半導体装置を開示している。半導体装置は、両面に主電極を有する半導体素子と、絶縁基材の両面に金属体が配置された基板を備える。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１５００２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した半導体装置では、半導体素子のスイッチングにともなってサージ電圧が発生する。サージ電圧を低減するために、主回路配線のインダクタンス低減が求められている。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
【０００５】
開示されるひとつの目的は、インダクタンスを低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
ここに開示された半導体装置は、
上下アーム回路（９）を構成する半導体装置であって、
両面に主電極（４０Ｄ、４０Ｓ）を有する半導体素子（４０）と、
絶縁基材（５１、６１）と、絶縁基材の表面に配置され、主電極と電気的に接続された表面金属体（５２、６２）と、絶縁基材の裏面に配置された裏面金属体（５３、６３）と、を有する基板（５０、６０）と、を備え、
表面金属体は、所定方向に延設された第１配線（６４）と、第１配線とは電位が異なり、第１配線との間に所定の間隔を有して所定方向に延設された第２配線（６５）と、を有し、
第１配線と第２配線とは、所定方向に沿って流れる電流が互いに逆向きであり、
第１配線と第２配線との間隔が、表面金属体の厚み以下である。
【０００７】
開示された半導体装置によれば、間隔が厚み以下のため、第１配線に流れる電流による磁束と、第２配線に流れる電流による磁束との打ち消し効果が高まり、インダクタンスを低減することができる。また、表面金属体が厚いため、電流経路の断面積が大きくなり、インダクタンスを低減することができる。この結果、インダクタンスを低減できる半導体装置を提供することができる。
【０００８】
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
【図面の簡単な説明】
【０００９】
第１実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。
半導体装置を示す斜視図である。
半導体装置を示す斜視図である。
半導体装置を示す平面図である。
図４のV-V線に沿う断面図である。
図４のVI-VI線に沿う断面図である。
図４のVII-VII線に沿う断面図である。
図４のVIII-VIII線に沿う断面図である。
図８に示す領域IXを拡大した図である。
半導体装置を説明するための分解斜視図である。
ドレイン電極側の基板に半導体素子が実装された状態を示す平面図である。
ドレイン電極側の基板の回路パターンを示す平面図である。
ソース電極側の基板の回路パターンを示す平面図である。
ドレイン電極側の回路パターン、半導体素子、および端子の配置を示す図である。
ソース電極側の回路パターン、半導体素子、および端子の配置を示す図である。
参考例の電流ループを示す平面図である。
電流ループを示す平面図である。
電流ループを示す側面図である。
参考例について電流密度を示す図である。
本実施形態について電流密度を示す図である。
変形例を示す平面図である。
変形例を示す平面図である。
変形例において、ドレイン電極側の基板の回路パターンを示す平面図である。
変形例において、ソース電極側の基板の回路パターンを示す平面図である。
第２実施形態に係る半導体装置を示す断面図である。
インダクタンスＬｓの効果を説明するための図である。
インダクタンスＬｓの効果を説明するための図である。
ソース電極側の基板の回路パターンを示す平面図である。
電流経路を示す図である。
アーム接続部を示す断面図である。
ソース電極側の基板の変形例を示す平面図である。
ドレイン電極側の基板に半導体素子が実装された状態を示す平面図である。
電流経路を示す図である。
ドレイン電極側の基板の変形例を示す平面図である。
電流経路を示す図である。
アーム接続部の変形例を示す断面図である。
アーム接続部の変形例を示す断面図である。
変形例において、ソース電極側の基板の回路パターンを示す平面図である。
高温時の反りを示す断面図である。
第３実施形態に係る半導体装置を示す断面図である。
室温時の半導体装置を示す断面図である。
高温時の半導体装置を示す断面図である。
厚みＴ１、Ｔ２の比と反り量との関係を示す図である。
変形例を示す断面図である。
変形例を示す断面図である。
第４実施形態に係る半導体装置において、信号端子周辺を拡大した平面図である。
図４６のXLVII-XLVII線に沿う断面図である。
ワイヤボンディングを説明する図である。
変形例を示す断面図である。
変形例を示す断面図である。
変形例を示す断面図である。
変形例を示す断面図である。
変形例を示す平面図である。
中継基板を示す断面図である。
図５３のLV-LV線に沿う断面図である。
変形例を示す断面図である。
第５実施形態に係る半導体装置を示す断面図である。
図５７に示すLVIII方向から見た平面図である。
図５７に示す領域LIXを拡大した図である。
図５９に対して、接合材を省略した図である。
変形例を示す平面図である。
図６１に示すLXII方向から見た平面図である。
変形例を示す平面図である。
変形例を示す断面図である。
図６４に示す領域LXVを拡大した図である。
変形例を示す断面図である。
図６６に示す領域LXVIIを拡大した図である。
変形例を示す断面図である。
第６実施形態に係る半導体装置を示す断面図である。
封止体および絶縁基材について、ガラス転移点および線膨張係数の関係を示す図である。
参考例の反りを示す図である。
高温時の反りを示す図である。
第７実施形態に係る半導体装置を示す断面図である。
図７３の領域LXXIVを拡大した図である。
粗化部の形成方法を示す図である。
変形例を示す断面図である。
変形例を示す断面図である。
変形例を示す断面図である。
第８実施形態に係る半導体装置を示す断面図である。
図７９の領域LXXXを拡大した図である。
間隔、厚みとインダクタンスとの関係を示す図である。
間隔＜厚みの場合のシミュレーション結果を示す図である。
間隔＞厚みの場合のシミュレーション結果を示す図である。
第９実施形態に係る半導体装置を示す断面図である。
基板中心を示す平面図である。
図８４の領域LXXXVIを拡大した図である。
寸法および角度を示す図である。
積層体の側面図である。
第１０実施形態に係る半導体装置を示す断面図である。
半導体素子を示す平面図である。
図８９の領域XCIを拡大した図である。
焼結部材の配置を示す断面図である。
接合方法を示す断面図である。
保護膜の内周面と焼結部材との距離と下地電極の歪振幅との関係を示す図である。
接合材であるはんだの配置を示す断面図である。
第１１実施形態に係る半導体装置を示す断面図である。
図９６の領域XCVIIを拡大した図である。
半導体素子、焼結部材、凹凸酸化膜の配置を示す平面図である。
図９７の領域XCIXを拡大した図である。
変形例を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
（【００１１】以降は省略されています）

関連特許