特許ウォッチ

公開番号2025009835
公報種別公開特許公報(A)
公開日2025-01-20
出願番号2024071968
出願日2024-04-25
発明の名称半導体装置
出願人株式会社デンソー
代理人個人,個人
主分類H01L 25/07 20060101AFI20250109BHJP(基本的電気素子)
要約【課題】コンデンサに対する半導体素子の熱の影響を低減できる半導体装置を提供すること。
【解決手段】基板は、絶縁基材の一面に配置されたP配線421と、N配線422を有する。P配線にはP端子611が接続され、N配線にはN端子612が接続されている。半導体素子30Hは、P配線に電気的に接続されている。スナバ回路70は、コンデンサ71を含み、P配線とN配線とを電気的に架橋している。基板は、半導体素子とスナバ回路との間に配置され、信号端子と半導体素子とを電気的に中継する信号配線425を有する。
【選択図】図15
特許請求の範囲【請求項１】
電力変換回路（６）を構成する半導体装置であって、
第１主端子（６１１）と、
第２主端子（６１２）と、
信号端子（６２）と、
絶縁基材（４１）と、前記絶縁基材の一面に配置され、前記第１主端子に電気的に接続された第１配線（４２１）と、前記一面に配置され、前記第２主端子に電気的に接続された第２配線（４２２）と、を有する基板（４０）と、
前記第１配線に電気的に接続された半導体素子（３０，３０Ｈ）と、
コンデンサ（７１）を含み、前記第１配線と前記第２配線とを電気的に架橋するスナバ回路（７０）と、
を備え、
前記基板は、前記半導体素子と前記スナバ回路との間に配置され、前記信号端子と前記半導体素子とを電気的に中継する信号配線（４２５）を有する、半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記半導体素子である第１素子に直列接続され、前記第１素子とともに上下アーム回路（９）を提供する第２素子（３０Ｌ）を備え、
前記第１主端子および前記第２主端子のひとつは正極端子であり、他のひとつは負極端子であり、
前記第２素子は、前記第２配線に電気的に接続されており、
前記スナバ回路は、前記上下アーム回路に対して並列接続されている、請求項１に記載の半導体装置。
【請求項３】
前記スナバ回路は、前記コンデンサを複数含み、
前記第１主端子、前記第１配線、前記コンデンサ、前記第２配線、および前記第２主端子を含む通電経路を複数備え、
複数の前記通電経路それぞれのインピーダンスが互いに等しい、請求項２に記載の半導体装置。
【請求項４】
複数の前記通電経路が線対称配置となっている、請求項３に記載の半導体装置。
【請求項５】
ひとつの前記第１主端子と、前記基板の板厚方向に直交する第１方向において前記第１主端子と並んで配置された２つの前記第２主端子を備え、
２つの前記第２主端子は、前記第１方向において前記第１主端子を挟むように配置され、
前記第１素子と前記第２素子とが、前記板厚方向および前記第１方向に直交する第２方向に並んで配置され、
前記第２配線は、前記第１方向において前記第１配線を挟むように配置されている、請求項４に記載の半導体装置。
【請求項６】
前記コンデンサの容量をＣ、前記スナバ回路と平滑コンデンサとをつなぐ主回路部分の寄生インダクタンスをＬｄｃとすると、Ｃ／Ｌｄｃ＞０．００４を満たすように前記容量が設定されている、請求項１～５いずれか１項に記載の半導体装置。
【請求項７】
前記コンデンサは、前記第１配線および前記第２配線の少なくとも一方に接合されている、請求項１～５いずれか１項に記載の半導体装置。
【請求項８】
前記コンデンサと前記基板における前記コンデンサとの接合部を除く部分とを熱的に接続する熱伝導部材（４４，７４，７５）を備える、請求項７に記載の半導体装置。
【請求項９】
前記半導体素子は、所定方向に複数並べて配置されるとともに、主電極（３１，３２）と、前記主電極の通電を指令する駆動指令パッド（３３Ｇ）とを有し、
複数の前記半導体素子は、前記駆動指令パッドが前記主電極に対して前記信号配線の側に位置する向きに配置されている、請求項１～５いずれか１項に記載の半導体装置。
【請求項１０】
上下アーム回路の上アーム（９Ｈ）を提供する上アーム素子（３０Ｈ）と、
前記上下アーム回路の下アーム（９Ｌ）を提供する下アーム素子（３０Ｌ）と、
前記上アーム素子の主電極に接合される上アーム金属板材（５０Ｈ）と、
前記下アーム素子の主電極に接合される下アーム金属板材（５０Ｌ）と、
を備え、
前記半導体素子は、前記上アーム素子および前記下アーム素子のいずれか一方であり、
前記上アーム金属板材および前記下アーム金属板材の各々は、互いに隣り合う隣接部（５３３ｐ）を有し、
前記上アーム金属板材の前記隣接部を流れる電流の向きと、前記下アーム金属板材の前記隣接部を流れる電流の向きが逆向きになっている、請求項１～５いずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この明細書における開示は、半導体装置に関する。
続きを表示（約 3,800 文字）【背景技術】
【０００２】
特許文献１は、スナバ回路を内蔵する半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１８２５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、上下アーム回路を構成する２つのスイッチング素子の直列回路に対して、コンデンサを含むスナバ回路が並列に接続されている。スイッチング素子の下面の電極とコンデンサの下端の接続端子は、基板における共通の配線に接続されている。コンデンサは、スイッチング素子の近傍に配置されており、スイッチング素子の生じた熱の影響を受ける。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
【０００５】
開示されるひとつの目的は、コンデンサに対する半導体素子の熱の影響を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
開示のひとつの態様は、
電力変換回路（６）を構成する半導体装置であって、
第１主端子（６１１）と、
第２主端子（６１２）と、
信号端子（６２）と、
絶縁基材（４１）と、絶縁基材の一面に配置され、第１主端子に電気的に接続された第１配線（４２１）と、一面に配置され、第２主端子に電気的に接続された第２配線（４２２）と、を有する基板（４０）と、
第１配線に電気的に接続された半導体素子（３０，３０Ｈ）と、
コンデンサ（７１）を含み、第１配線と第２配線とを電気的に架橋するスナバ回路（７０）と、
を備え、
基板は、半導体素子とスナバ回路との間に配置され、信号端子と半導体素子とを電気的に中継する信号配線（４２５）を有する。
【０００７】
開示の半導体装置によれば、基板における配線の意図的なパターニングにより、信号端子と半導体素子とを電気的に中継する信号配線を設け、信号配線を半導体素子とスナバ回路との間に配置する。信号配線の分、スナバ回路を構成するコンデンサが半導体素子に対して離れるため、コンデンサに対する半導体素子の熱の影響を低減することができる。
【０００８】
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
【図面の簡単な説明】
【０００９】
第１実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。
半導体モジュールの一例を示す斜視図である。
半導体モジュールの平面図である。
図３のIV-IV線に沿う断面図である。
半導体装置の一例を示す平面図である。
基板の配線パターンを示す平面図である。
図５のVII-VII線に沿う断面図である。
コンデンサと基板との接続構造の別例を示す断面図である。
コンデンサと基板との接続構造の別例を示す断面図である。
コンデンサと基板との接続構造の別例を示す断面図である。
検証モデルを示す回路図である。
検証結果を示す図である。
温度分布を示す図である。
スナバ回路による通電経路の配置を示す図である。
変形例を示す平面図である。
変形例を示す平面図である。
変形例を示す平面図である。
第２実施形態に係る半導体装置において、半導体素子を示す平面図である。
図１８のXIX-XIX線に沿う断面図である。
半導体装置、および半導体モジュールの部分断面図である。
クリップおよび半導体素子との接続構造の一例を示す平面図である。
図２１のXXII-XXII線に沿う断面図である。
クリップおよび半導体素子との接続構造の別例を示す平面図である。
クリップを示す斜視図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す断面図である。
クリップの別例を示す平面図である。
クリップおよび半導体素子との接続構造の別例を示す平面図である。
図２９のXXX-XXX線に沿う断面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
クリップの別例を示す平面図である。
第３実施形態に係る半導体装置の一例を示す平面図である。
出力端子周辺を示す斜視図である。
出力端子と分岐端子の位置関係を示す図である。
出力端子と分岐端子の位置関係を示す図である。
出力端子と分岐端子の位置関係を示す図である。
出力端子と分岐端子の位置関係を示す図である。
半導体装置の別例を示す図である。
半導体装置の別例を示す図である。
第４実施形態に係る半導体装置の一例を示す平面図である。
上アーム側の電流経路を示す図である。
基板の一例を示す平面図である。
基板の別例を示す図である。
第５実施形態に係る半導体モジュールの一例を示す平面図である。
半導体モジュールにおいて、ハウジングを除いた状態を示す平面図である。
図５３のLV-LV線に沿う断面図である。
カラー周辺を示す断面図である。
シール材の厚みと熱抵抗との関係を示す図である。
半導体モジュールの参考例を示す断面図である。
図５３のLIX-LIX線に沿う断面図である。
半導体モジュールの別例を示す断面図である。
第６実施形態に係る半導体モジュールの一例を示す断面図である。
半導体装置の一例を示す平面図である。
図６２のLXIII-LXIII線に沿う断面図である。
半導体モジュールにおける基板の反りを示す断面図である。
半導体モジュールの別例を示す平面図である。
並列回路における発振を説明するための図である。
第７実施形態に係る半導体装置の一例を示す平面図である。
半導体装置により提供される上下アーム回路の等価回路図を示す図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
図７１のLXXII-LXXII線に沿う断面図である。
図７２に示す領域LXXIIIを拡大した図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
半導体装置の別例を示す平面図である。
第８実施形態に係る半導体装置の一例を示す平面図である。
図７９の拡大図である。
図７９のＹ方向視において、基板と中継基板との位置関係を示す模式図である。
中継基板の別例を示す模式図である。
第９実施形態に係る半導体装置の一例を示す平面図である。
図８３のＸ方向視において、ボンディングツールと半導体装置との位置関係を示す模式図である。
第１０実施形態に係る電流ループの経路を示す模式図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。なお、Ａおよび／またはＢとの記載は、ＡおよびＢの少なくともひとつを意味する。つまり、Ａのみ、Ｂのみ、ＡとＢの両方、を含み得る。
（【００１１】以降は省略されています）

関連特許