特許ウォッチ

公開番号2025010604
公報種別公開特許公報(A)
公開日2025-01-22
出願番号2024186381,2023127563
出願日2024-10-23,2023-08-04
発明の名称統合型ESD保護を備えるVCSEL
出願人ツー-シックスデラウェアインコーポレイテッド,II-VI Delaware,Inc.
代理人個人,個人,個人
主分類H01S 5/183 20060101AFI20250115BHJP(基本的電気素子)
要約【課題】リソグラフィックアパーチャと統合型静電気放電事象保護を備えるVCSELデバイスを提供すること。
【解決手段】VCSELデバイスは、リソグラフィックアパーチャエリアの外側の保護ダイオードを形成する複数の層を含み、保護ダイオードの表面積は、前記リソグラフィックアパーチャの表面積よりも大きい。
【選択図】図1
特許請求の範囲【請求項１】
リソグラフィックアパーチャと、静電気放電事象保護とを備えるＶＣＳＥＬデバイスであって、
前記リソグラフィックアパーチャのエリアの外側に保護ダイオードを形成する複数の層を含み、前記保護ダイオードの表面積は、前記リソグラフィックアパーチャの表面積よりも大きい、
ＶＣＳＥＬデバイス。
続きを表示（約 840 文字）【請求項２】
請求項１に記載のデバイスであって、前記保護ダイオードは、正常動作中に逆モードであり、前記リソグラフィックアパーチャの外部のエリアにおける電流フローをブロックする、デバイス。
【請求項３】
請求項１に記載のデバイスであって、前記保護ダイオードは、逆モードであり、静電気放電事象中にブレークダウンし、前記リソグラフィックアパーチャエリアの外側のエリアにおける電流フローを可能にする、デバイス。
【請求項４】
請求項１に記載のデバイスであって、前記リソグラフィックアパーチャは、トンネル接合層によって画定される、デバイス。
【請求項５】
請求項１に記載のデバイスであって、前記複数の層は、前記保護ダイオードを形成するためのｎ－ｐ－ｎ接合を形成する、デバイス。
【請求項６】
請求項５に記載のデバイスであって、前記ｎ－ｐ－ｎ接合は、５から５０ボルトの間、または、３から１００ボルトの間の逆ブレークダウン電圧を有する、デバイス。
【請求項７】
請求項１に記載のデバイスであって、保護ダイオードを形成する前記複数の層のｐ－ｎブロッキング層は、５ボルト超、または、３ボルト超の逆ブレークダウン電圧を有する、デバイス。
【請求項８】
請求項５に記載のデバイスであって、トンネル接合の上の前記ｎ－ｐ－ｎ接合の上端ｎ－ＤＢＲ層は、静電気放電事象においてＶＣＳＥＬを熱的に保護するために高度に導電性である、デバイス。
【請求項９】
請求項８に記載のデバイスであって、前記ｎ－ｐ－ｎ接合の前記上端ｎ－ＤＢＲ層は、ｐ型キャビティよりも高い導電率を有する、デバイス。
【請求項１０】
請求項１に記載のデバイスであって、前記リソグラフィックアパーチャは、ｎブロッキング層における開口部によって画定される、デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
[0001]本開示は、一般的には、静電気放電（ＥＳＤ：ｅｌｅｃｔｒｏｓｔａｔｉｃｄｉｓｃｈａｒｇｅ）保護を備える垂直共振器面発光レーザー（ＶＣＳＥＬ：ｖｅｒｔｉｃａｌｃａｖｉｔｙｓｕｒｆａｃｅｅｍｉｔｔｉｎｇｌａｓｅｒ）に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
[0002]本開示の態様は、統合型ＥＳＤ保護を備えるＶＣＳＥＬに関する。ＥＳＤ保護を備えるＶＣＳＥＬの従来の解決策には、様々な問題が存在する場合がある。この点で、ＥＳＤ保護を備えるＶＣＳＥＬの従来のシステムおよび方法は、コストがかかり、面倒で、かつ／または非効率的である場合がある。
【０００３】
[0003]従来のシステムおよび方法の限界および欠点は、そのようなアプローチと、図面を参照して本開示の残りの部分に記載される本方法およびシステムのいくつかの態様との比較を通じて、当業者に明らかになるであろう。
【発明の概要】
【０００４】
[0004]ＥＳＤ保護を備えたＶＣＳＥＬが、図の少なくとも１つに関連して図示および／または説明されるとともに、特許請求の範囲でより完全に記載されている。
[0005]本開示のこれら、およびその他の利点、態様および新規な特徴、ならびに図示される実施形態の詳細は、以下の説明および図面からより完全に理解されるであろう。
【図面の簡単な説明】
【０００５】
[0006]本開示の様々な特徴および利点は、同様の参照符号は同様の構造要素を示す、添付の図面と併せて、以下の詳細な説明を参照すればより容易に理解されるであろう。
[0007]ＥＳＤ敏感発光ダイオード用の例示的なＥＳＤ保護回路を示す図である。
[0008]オキサイドアパーチャを備えるＶＣＳＥＬを示す図である。
[0009]リソグラフックトンネル接合アパーチャと、統合型ＥＳＤ保護ダイオード機能とを備えるＶＣＳＥＬを示す図である。
[0010]図３によるＶＣＳＥＬの機能を示す、等価な回路図である。
[0011]統合型ＥＳＤ保護ダイオード機能を備えるｎブロッキング層内の開口部によって画定される、リソグラフィックアパーチャを備えるＶＣＳＥＬを示す図である。
[0012]図５によるＶＣＳＥＬの機能を示す、等価な回路図である。
【発明を実施するための形態】
【０００６】
[0013]以下の考察は、半導体デバイスおよび半導体デバイスの製造方法の様々な実施例を提供する。このような実施例は限定的ではなく、添付の特許請求の範囲は開示される特定の実施例に限定されるべきではない。以下の考察において、「実施例」および「例えば」という用語は限定的ではない。
【０００７】
[0014]図は、構築の一般的な方式を示しており、周知の特徴および技術の説明および詳細は、本開示を不必要に分かり難くすることを避けるために、省略されることがある。また、図面の図における要素は、必ずしも縮尺どおりには描かれていない。例えば、図中のいくつかの要素の寸法は、本開示で考察される実施例の理解の向上を助けるために、他の要素と相対的に誇張される場合がある。異なる図中の同一の参照番号は、同一の要素を意味する。
【０００８】
[0015]「または」という用語は、「または」で結合されたリスト内の任意の１つまたは複数の項目を意味する。一例として、「ｘまたはｙ」は、３つの要素セット｛（ｘ），（ｙ），（ｘ，ｙ）｝の内の任意の要素を意味する。別の例として、「ｘ，ｙ，またはｚ」は、７つの要素セット｛（ｘ），（ｙ），（ｚ），（ｘ，ｙ），（ｘ，ｚ），（ｙ，ｚ），（ｘ，ｙ，ｚ）｝の内の任意の要素を意味する。
【０００９】
[0016]「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、「オープンエンド」の用語であり、記載された特徴の存在を指定するが、１つまたは複数の他の特徴の存在または追加を排除しない。
【００１０】
[0017]「第１の」、「第２の」などの用語は、本明細書では、様々な要素を記述するのに使用されるが、これらの要素は、これらの用語によって限定されるべきではない。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。したがって、例えば、本開示で考察される第１の要素は、本開示の教示から逸脱することなく、第２の要素と呼ぶこともできる。
（【００１１】以降は省略されています）

関連特許