特許ウォッチ

公開番号2025001259
公報種別公開特許公報(A)
公開日2025-01-08
出願番号2023100747
出願日2023-06-20
発明の名称半導体装置および半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人サクラ国際特許事務所
主分類H01L 25/07 20060101AFI20241225BHJP(基本的電気素子)
要約【課題】信頼性を向上させる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、半導体基板1と、半導体基板1の上方に設けられ、上から見たときに半導体基板1よりも面積が小さい半導体基板2と、半導体基板1と半導体基板2との間に設けられるとともに導電性パッド121を有する層12と、層12と半導体基板2との間に設けられるとともに導電性パッド121に接合された導電性パッド221を有する層22と、半導体基板1の側面および半導体基板2の側面のそれぞれを覆う絶縁体3と、を具備する。
【選択図】図2
特許請求の範囲【請求項１】
第１の基板と、
前記第１の基板の上方に設けられ、上から見たときに前記第１の基板よりも面積が小さい第２の基板と、
前記第１の基板と前記第２の基板との間に設けられるとともに第１の導電性パッドを有する第１の層と、
前記第１の層と前記第２の基板との間に設けられるとともに前記第１の導電性パッドに接合された第２の導電性パッドを有する第２の層と、
前記第１の基板の側面および前記第２の基板の側面のそれぞれを覆う絶縁体と、
を具備する、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１の基板は、第１の側面と、第２の側面と、第３の側面と、第４の側面と、を有し、
前記絶縁体は、前記第１の側面、前記第２の側面、前記第３の側面、および前記第４の側面のそれぞれを覆う、
請求項１に記載の半導体装置。
【請求項３】
配線基板と、
前記配線基板の上に設けられた半導体チップと、
を具備し、
前記半導体チップは、前記第１の基板と、前記第１の層と、前記第２の基板と、前記第２の層と、前記絶縁体と、を有する、
請求項１に記載の半導体装置。
【請求項４】
前記絶縁体は、モールド樹脂、アンダーフィル樹脂、または、ポリイミド樹脂を含む、
請求項１に記載の半導体装置。
【請求項５】
前記絶縁体は、シリコン酸化物を含む、
請求項１または請求項４に記載の半導体装置。
【請求項６】
第１の基板と、前記第１の基板の上に設けられた第１の導電性パッドを含む第１の層と、を有する第１の半導体基板の表面に、前記第１の層を貫通するとともに前記第１の基板内を延在する溝を形成し、
第２の基板と、前記第２の基板の上に設けられた第２の導電性パッドを有する第２の層と、を有し、前記第１の半導体基板よりも上から見たときの面積が小さい第２の半導体基板を前記第１の半導体基板の表面に貼合し、前記第１の導電性パッドと前記第２の導電性パッドとを接合し、
前記溝を埋めるとともに前記第２の半導体基板を覆う絶縁体を形成し、
前記溝に沿って前記絶縁体を分断することにより前記第１の半導体基板を分断する、
半導体装置の製造方法。
【請求項７】
前記溝は、前記第１の半導体基板の表面において前記第２の半導体基板を囲むように形成される、請求項６に記載の方法。
【請求項８】
前記溝は、前記第２の半導体基板を前記第１の半導体基板の表面に貼合する前に形成される、請求項６に記載の方法。
【請求項９】
前記溝は、前記第２の半導体基板を前記第１の半導体基板の表面に貼合した後に形成される、請求項６に記載の方法。
【請求項１０】
前記溝の形成は、ブレードダイシング、レーザーグルービング、プラズマダイシング、またはエッチングを用いて行われる、請求項６に記載の方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、メモリセルアレイを有する第１の半導体基板と、周辺回路を有する第２の半導体基板とを接合することにより形成可能な半導体記憶装置等の半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１１－１４６５２７号公報
特開２０１４－７８７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態が解決しようとする課題は、半導体装置の信頼性を向上させることである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の基板と、第１の基板の上方に設けられ、上から見たときに前記第１の基板よりも面積が小さい第２の基板と、第１の基板と第２の基板との間に設けられるとともに第１の導電性パッドを有する第１の層と、第１の層と第２の基板との間に設けられるとともに第１の導電性パッドに接合された第２の導電性パッドを有する第２の層と、第１の基板の側面および第２の基板の側面のそれぞれを覆う絶縁体と、を具備する。
【図面の簡単な説明】
【０００６】
半導体チップの構造例を示す上面模式図である。
半導体チップの構造例を示す断面模式図である。
半導体チップの構造例を示す断面模式図である。
半導体チップの構造例を示す断面模式図である。
メモリピラーＭＰの構造例を説明するためのＸ－Ｚ断面模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
半導体チップの製造方法例を説明するための模式図である。
溝Ｄを形成する場合と溝Ｄを形成しない場合との違いを説明するための模式図である。
溝Ｄを形成する場合と溝Ｄを形成しない場合との違いを説明するための模式図である。
半導体パッケージの構造例を示す模式図である。
【発明を実施するための形態】
【０００７】
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
【０００８】
（半導体チップの構造例）
実施形態の半導体装置の一例として、半導体チップの例について説明する。図１は、半導体チップの構造例を示す上面模式図である。図２は、半導体チップの構造例を示す断面模式図であり、図１の半導体チップ１００の線分Ａ１－Ｂ１の断面の例を示す。図３は、半導体チップの構造例を示す断面模式図であり、図１の半導体チップ１００の線分Ａ２－Ｂ２の断面の例を示す。図１、図２、図３は、Ｘ軸と、Ｙ軸と、Ｚ軸と、を示す。Ｘ軸、Ｙ軸、Ｚ軸は、互いに垂直に交差する。Ｚ軸は、半導体チップ１００の厚さ方向に沿う。図１は、Ｘ軸とＹ軸とを含むＸ－Ｙ平面を示す。図２は、Ｘ軸とＺ軸とを含むＸ－Ｚ断面を示す。図３は、Ｙ軸とＺ軸とを含むＹ－Ｚ断面を示す。なお、上記構造例は、一例であって、実施形態の半導体チップの構造例は、当該構造例に限定されない。
【０００９】
半導体チップ１００は、半導体基板１と、半導体基板２と、絶縁体３と、絶縁層４と、導電体５と、を有する。半導体チップ１００の例は、メモリチップを含む。メモリチップとしては、不揮発性メモリチップまたは揮発性メモリチップを用いることができる。不揮発性メモリチップとしては、ＮＡＮＤメモリチップ、相変化メモリチップ、抵抗変化メモリチップ、強誘電体メモリチップ、磁気メモリチップ等を用いることができる。揮発性メモリチップとしては、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チップ等を用いることができる。
【００１０】
半導体基板１は、基板１１と、層１２と、を有する。半導体基板１は、例えば、周辺回路を有する半導体チップを含む。半導体基板１は、側面１ａと、側面１ｂと、側面１ｃと、側面１ｄと、を含む。側面１ａは、Ｚ軸方向と交差する方向（例えばＹ軸方向）に延在する。側面１ｂは、半導体基板１の側面１ａの反対側に設けられ、Ｚ軸方向と交差する方向（例えばＹ軸方向）に延在する。側面１ｃは、側面１ａと交差する方向（例えばＸ軸方向）に延在する。側面１ｄは、半導体基板１の側面１ｃの反対側に設けられ、側面１ａと交差する方向（例えばＸ軸方向）に延在する。
（【００１１】以降は省略されています）

関連特許