特許ウォッチ

公開番号2025000473
公報種別公開特許公報(A)
公開日2025-01-07
出願番号2023100347
出願日2023-06-19
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 43/27 20230101AFI20241224BHJP()
要約【課題】好適に動作する半導体記憶装置を提供する。
【解決手段】半導体基板と、半導体基板に設けられた複数のトランジスタを備える。複数のトランジスタのうちの第1トランジスタは、半導体基板に設けられた第1ゲート絶縁膜と、第1ゲート絶縁膜に設けられた第1ゲート電極と、第1ゲート電極の両側面に設けられた側壁絶縁膜と、半導体基板に含まれ、半導体基板の表面と交差する第1方向から見て第1ゲート電極と重なる第1領域と、半導体基板に含まれ、第1方向に延伸する第1コンタクト電極に接続され、第1導電型の不純物を含む第1拡散層と、半導体基板に含まれ、第1領域と第1拡散層との間に設けられた第1導電型の不純物を含む第2拡散層と、半導体基板に含まれ、第2拡散層と第1拡散層との間に設けられ、第2拡散層と接続する、第1導電型の不純物を含む第3拡散層と、を備える。第2拡散層の濃度は、第3拡散層の濃度よりも高い。
【選択図】図12
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板に設けられた複数のトランジスタと、を備え、
前記複数のトランジスタのうちの第１トランジスタは、
前記半導体基板に設けられた第１ゲート絶縁膜と、
前記第１ゲート絶縁膜に設けられた第１ゲート電極と、
前記第１ゲート電極の両側面に設けられた側壁絶縁膜と、
前記半導体基板に含まれ、前記半導体基板の表面と交差する第１方向から見て前記第１ゲート電極と重なる位置に設けられた第１領域と、
前記半導体基板に含まれ、前記第１方向に延伸する第１コンタクト電極に接続され、第１導電型の不純物を含む第１拡散層と、
前記半導体基板に含まれ、前記第１領域と前記第１拡散層との間に設けられた前記第１導電型の不純物を含む第２拡散層と、
前記半導体基板に含まれ、前記第２拡散層と前記第１拡散層との間に設けられ、前記第２拡散層と接続する、前記第１導電型の不純物を含む第３拡散層と、を備え、
前記第２拡散層における前記第１導電型の不純物の濃度は、前記第３拡散層における前記第１導電型の不純物の濃度よりも高い
半導体記憶装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１トランジスタは、
Ｎチャネルトランジスタである
請求項１記載の半導体記憶装置。
【請求項３】
前記第１導電型の不純物は、Ｎ型の不純物である
請求項１記載の半導体記憶装置。
【請求項４】
前記第２拡散層の少なくとも一部は、前記第１方向から見て前記側壁絶縁膜と重なる位置に設けられている
請求項１記載の半導体記憶装置。
【請求項５】
前記第２拡散層における前記第１導電型の不純物の濃度は、前記第３拡散層における前記第１導電型の不純物の濃度の１０倍未満である
請求項１記載の半導体記憶装置。
【請求項６】
前記第１拡散層における前記第１導電型の不純物の濃度は、前記第２拡散層における前記第１導電型の不純物の濃度の１０倍以上である
請求項１記載の半導体記憶装置。
【請求項７】
前記側壁絶縁膜を介して前記第１ゲート電極の両側面に設けられ、シリコン（Ｓｉ）及び酸素（Ｏ）を含む第１絶縁層と、
前記第１絶縁層を介して前記第１ゲート電極の両側面に設けられ、シリコン（Ｓｉ）及び窒素（Ｎ）を含む第２絶縁層と
を備える請求項１記載の半導体記憶装置。
【請求項８】
前記半導体基板に含まれ、前記第１方向から見て前記第３拡散層と重なる位置に設けられ、前記第３拡散層に対して前記第１方向の前記第１ゲート電極と反対側に位置し、前記第１導電型と異なる第２導電型の不純物を含む第４拡散層を備える
請求項１記載の半導体記憶装置。
【請求項９】
前記半導体基板は、
前記第１導電型と異なる第２導電型の不純物を含み、
前記第２導電型の不純物を含む第１ウェルと、
前記第１方向から見て、前記第１ウェルを囲うように設けられ、前記第１導電型の不純物を含む第２ウェルと
を備え、
前記第１領域、前記第１拡散層、前記第２拡散層及び前記第３拡散層は、前記第１ウェルに設けられている
請求項１記載の半導体記憶装置。
【請求項１０】
前記第１トランジスタに、１０Ｖよりも大きい電圧が供給される
請求項１記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
続きを表示（約 4,300 文字）【背景技術】
【０００２】
半導体基板と、半導体基板に設けられた複数のトランジスタと、を備える半導体記憶装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２１／００８２８９６号明細書
米国特許出願公開第２０２１／０３２００９４号明細書
米国特許出願公開第２０２２／００８５００３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に動作する半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、半導体基板と、半導体基板に設けられた複数のトランジスタを備える。複数のトランジスタのうちの第１トランジスタは、半導体基板に設けられた第１ゲート絶縁膜と、第１ゲート絶縁膜に設けられた第１ゲート電極と、第１ゲート電極の両側面に設けられた側壁絶縁膜と、半導体基板に含まれ、半導体基板の表面と交差する第１方向から見て第１ゲート電極と重なる第１領域と、半導体基板に含まれ、第１方向に延伸する第１コンタクト電極に接続され、第１導電型の不純物を含む第１拡散層と、半導体基板に含まれ、第１領域と第１拡散層との間に設けられた第１導電型の不純物を含む第２拡散層と、半導体基板に含まれ、第２拡散層と第１拡散層との間に設けられ、第２拡散層と接続する、第１導電型の不純物を含む第３拡散層と、を備える。第２拡散層の濃度は、第３拡散層の濃度よりも高い。
【図面の簡単な説明】
【０００６】
メモリダイＭＤの構成を示す模式的なブロック図である。
メモリダイＭＤの一部の構成を示す模式的な回路図である。
メモリダイＭＤの一部の構成を示す模式的な回路図である。
第１実施形態に係る半導体記憶装置の構成例を示す模式的な分解斜視図である。
チップＣ
Ｍ
の構成例を示す模式的な底面図である。
メモリダイＭＤの一部の構成を示す模式的な断面図である。
メモリダイＭＤの一部の構成を示す模式的な断面図である。
チップＣ
Ｍ
の一部の構成を示す模式的な底面図である。
チップＣ
Ｍ
の一部の構成を示す模式的な断面図である。
第１実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の構造を示す模式的な平面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の構造を示す模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の不純物濃度を説明するための図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の一部の構造を示す断面図である。
図１１に示す領域におけるＡ－Ａ´の点線に沿った不純物濃度を概念的に示す図である。
図１０に示すＰ型の高電圧トランジスタＴｒ
ＰＨ
の構造を示す模式的な断面図である。
図１０に示すＮ型の低電圧トランジスタＴｒ
ＮＬ
の構造を示す模式的な断面図である。
図１０に示すＰ型の低電圧トランジスタＴｒ
ＰＬ
の構造を示す模式的な断面図である。
第１実施形態の変形例に係るＮ型の高電圧トランジスタＴｒ
ＮＨＡ
の構造を示す模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
等の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な平面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な平面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な平面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の低電圧トランジスタＴｒ
ＮＬ
等の製造方法について説明するための模式的な断面図である。
第１実施形態の変形例に係るＮ型の高電圧トランジスタＴｒ
ＮＨＡ
の製造方法について説明するための模式的な断面図である。
第１実施形態の変形例に係るＮ型の高電圧トランジスタＴｒ
ＮＨＡ
の製造方法について説明するための模式的な断面図である。
第１実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
の構造を示す模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ
が構成されるウェル形成領域を示す模式的な平面図である。
図４１のＢ－Ｂ′の点線に沿ったＮ型の高電圧トランジスタＴｒ
ＮＨ２
の深さ方向（Ｚ方向）における不純物濃度を概念的に示す図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
第２実施形態に係るＮ型の高電圧トランジスタＴｒ
ＮＨ２
の製造方法について説明するための模式的な断面図である。
【発明を実施するための形態】
【０００７】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【０００９】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【００１０】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に接続されていることを意味する場合がある。
（【００１１】以降は省略されています）

関連特許