特許ウォッチ

公開番号2024153958
公報種別公開特許公報(A)
公開日2024-10-30
出願番号2021143433
出願日2021-09-02
発明の名称半導体装置及び半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人イトーシン国際特許事務所
主分類H01L 21/60 20060101AFI20241023BHJP(基本的電気素子)
要約【課題】半導体チップのパッドと基板のパッドとの接合を確実に行うことができる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、パッシベーション膜11を有する半導体チップ1と、半導体チップ1のパッシベーション膜11を有する面に対向する面を有する実装基板2とを備える。半導体チップ1は、パッシベーション膜11の表面から突出するように形成されたパッド3を有する。実装基板2は、パッド4を有し、酸化膜あるいは吸着物がパッド3とパッド4の接触領域から除去された状態で、パッド3とパッド4が接触している。
【選択図】図3
特許請求の範囲【請求項１】
第１の面上にパッシベーション膜を有する半導体チップと、
前記半導体チップの前記第１の面に対向する第２の面を有する実装基板と、を備え、
前記半導体チップは、前記第１の面に前記パッシベーション膜の表面から突出するように形成された第１パッドを有し、
前記実装基板は、前記第２の面に第２パッドを有し、
酸化膜あるいは吸着物が前記第１パッドと前記第２パッドの接触領域から除去された状態で、前記第１パッドと前記第２パッドが接触している、半導体装置。
続きを表示（約 730 文字）【請求項２】
前記実装基板は、前記第２の面上に設けられたソルダーレジストと有し、
前記第２のパッドは、前記ソルダーレジスト上に形成された凹みに形成され、
前記第１のパッドの突出部分が前記凹みに嵌合する、請求項１に記載の半導体装置。
【請求項３】
前記第１のパッドは、絶縁膜上に形成された導電膜を有し、
前記第１のパッドの突出部分は、前記導線膜の一部である、請求項１に記載の半導体装置。
【請求項４】
前記第１のパッドは、第１の導電膜上に積層された第２の導電膜を有し、
前記第１のパッドの突出部分は、前記第２の導電膜の一部である、請求項１に記載の半導体装置。
【請求項５】
前記半導体チップは、不揮発性メモリチップ、又は前記不揮発性メモリを制御するコントローラチップである、請求項１に記載の半導体装置。
【請求項６】
前記第１パッドは、導電材としてアルミニウムを用いて形成されている、請求項１に記載の半導体装置。
【請求項７】
第１の面上にパッシベーション膜を有する半導体チップを作製し、
前記半導体チップの前記第１の面に、前記パッシベーション膜の表面から突出するように形成された第１パッドを作製し、
前記半導体チップの前記第１の面に対向する第２の面に第２パッドを有する実装基板を作製し、
真空下において、前記第１パッド及び前記第２パッドのそれぞれの表面に対して、表面活性化処理を施し、
前記表面活性化処理の後、真空下において、前記第１パッドと前記第２パッドを接触させて接合する、
半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
半導体チップを基板上にバンプレスで搭載する技術がある。半導体チップの複数のパッドは、基板上の複数のコンタクトパッドにそれぞれ確実に接続される必要がある。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１３／１６１８９１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態は、半導体チップのパッドと基板のパッドとの接合を確実に行うことができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の面上にパッシベーション膜を有する半導体チップと、前記半導体チップの前記第１の面に対向する第２の面を有する実装基板と、を備え、前記半導体チップは、前記第１の面に前記パッシベーション膜の表面から突出するように形成された第１パッドを有し、前記実装基板は、前記第２の面に第２パッドを有し、酸化膜あるいは吸着物が前記第１パッドと前記第２パッドの接触領域から除去された状態で、前記第１パッドと前記第２パッドが接触している。
【図面の簡単な説明】
【０００６】
実施形態の、半導体チップと、その半導体チップが実装される基板の斜視図である。
実施形態の、半導体チップが実装基板上に搭載された状態における半導体チップと基板の断面図である。
実施形態の、半導体チップの１つのパッドの断面図である。
実施形態の、図３とは異なる構成を有する、半導体チップの１つのパッドの断面図である。
実施形態の、半導体チップのパッドの製造方法を説明するための図である。
実施形態の、半導体チップのパッドの製造方法を説明するための図である。
実施形態の、半導体チップを実装基板上にバンプレスで搭載する方法を説明するための図である。
実施形態の、半導体チップと実装基板に対する表面活性化処理を説明するための図である。
実施形態の、半導体チップと実装基板の貼り合わせを説明するための図である。
実施形態の、半導体チップのパッドと実装基板のパッドの接合を説明するための図である。
実施形態の、半導体チップのパッドと実装基板のパッドの接合を説明するための図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態を説明する。
【０００８】
なお、以下の説明に用いる各図においては、各構成要素を図面上で認識可能な程度の大きさとするため、構成要素毎に縮尺を異ならせてあるものであり、本発明は、これらの図に記載された構成要素の数量、構成要素の形状、構成要素の大きさの比率、及び各構成要素の相対的な位置関係のみに限定されるものではない。
（構成）
【０００９】
図１は、本実施形態の、半導体チップ１と、その半導体チップ１が実装される基板２の斜視図である。半導体チップ１は、半導体ウエハから切り出されて個片化されたベアチップである。図１では、半導体チップ１が基板２上にフリップチップ実装される。
【００１０】
ここでは、説明を簡単するために、実装基板である基板２上に、１つの半導体チップ（以下、チップともいう）１が搭載される例を説明するが、複数の半導体チップ１が基板２上に搭載されてもよい。さらに複数の半導体チップ１が基板２上に搭載される場合、複数の半導体チップ１は互いに異なる種類のデバイスでもよい。
（【００１１】以降は省略されています）

関連特許