TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024160518
公報種別
公開特許公報(A)
公開日
2024-11-14
出願番号
2023075610
出願日
2023-05-01
発明の名称
半導体記憶装置
出願人
キオクシア株式会社
代理人
弁理士法人鈴榮特許綜合事務所
主分類
H10B
41/40 20230101AFI20241107BHJP()
要約
【課題】貼合不良を低減する。
【解決手段】実施形態によれば、半導体記憶装置は、第1方向に離間して積層された複数の第1配線層WL、第1方向に延伸し複数の第1配線層を通過するメモリピラーMP、メモリピラーに電気的に接続された第2配線層BL、複数の第1配線層のいずれかに電気的に接続された第1電極108、及び第2配線層に電気的に接続された第2電極108を含む第1チップ10と、第1電極に貼り合わされた第3電極210、及び第2電極に貼り合わされた第4電極210を含む第2チップ20と、を含む。第1方向における第1電極の長さHmw2は、第1方向における第2電極の長さHmc2よりも大きい。
【選択図】図8
特許請求の範囲
【請求項1】
第1方向に離間して積層された複数の第1配線層、前記第1方向に延伸し前記複数の第1配線層を通過するメモリピラー、前記メモリピラーに電気的に接続された第2配線層、前記複数の第1配線層のいずれかに電気的に接続された第1電極、及び前記第2配線層に電気的に接続された第2電極を含む第1チップと、
前記第1電極に貼り合わされた第3電極、及び前記第2電極に貼り合わされた第4電極を含む第2チップと
を備え、
前記第1方向における前記第1電極の長さは、前記第1方向における前記第2電極の長さよりも大きい、
半導体記憶装置。
続きを表示(約 490 文字)
【請求項2】
前記第1電極は、下面が前記第3電極に接する第1パッド、及び前記第1パッドの前記下面と対向する上面に接する第1コンタクトプラグを含み、
前記第2電極は、下面が前記第4電極に接する第2パッド、及び前記第2パッドの前記下面と対向する上面に接する第2コンタクトプラグを含み、
前記第1方向における前記第1パッドの長さは、前記第1方向における前記第2パッドの長さよりも大きい、
請求項1に記載の半導体記憶装置。
【請求項3】
前記第2電極の前記長さに対する前記第1方向における前記第2コンタクトプラグの長さの比率は40%以下である、
請求項2に記載の半導体記憶装置。
【請求項4】
前記第1電極の前記長さに対する前記第1方向における前記第1コンタクトプラグの長さの比率は35%以下である、
請求項2に記載の半導体記憶装置。
【請求項5】
前記第1コンタクトプラグ及び前記第2コンタクトプラグの各々のアスペクト比は、1.5以下である、
請求項2に記載の半導体記憶装置。
発明の詳細な説明
【技術分野】
【0001】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示(約 2,500 文字)
【背景技術】
【0002】
半導体記憶装置の1つとして、NAND型フラッシュメモリが知られている。
【先行技術文献】
【特許文献】
【0003】
特開2021-136271号公報
特開2022-95359号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の一実施形態では、貼合不良を低減できる半導体記憶装置が提供される。
【課題を解決するための手段】
【0005】
実施形態に係る半導体記憶装置は、第1方向に離間して積層された複数の第1配線層、第1方向に延伸し複数の第1配線層を通過するメモリピラー、メモリピラーに電気的に接続された第2配線層、複数の第1配線層のいずれかに電気的に接続された第1電極、及び第2配線層に電気的に接続された第2電極を含む第1チップと、第1電極に貼り合わされた第3電極、及び第2電極に貼り合わされた第4電極を含む第2チップと、を含む。第1方向における第1電極の長さは、第1方向における第2電極の長さよりも大きい。
【図面の簡単な説明】
【0006】
第1実施形態に係る半導体記憶装置の全体構成を示すブロック図。
第1実施形態に係る半導体記憶装置に含まれるメモリセルアレイの回路図。
第1実施形態に係る半導体記憶装置の貼合構造の概要を示す斜視図。
第1実施形態に係る半導体記憶装置に含まれるメモリセルアレイの平面図。
図4の領域ERの拡大図。
図5のIIX―IIX線に沿って切断した半導体記憶装置の断面図。
図5のIX―IX線に沿って切断した半導体記憶装置の断面図。
第1実施形態に係る半導体記憶装置に含まれる貼合パッドの断面図。
第1実施形態に係る半導体記憶装置に含まれるメモリセルアレイの断面図。
図9のX-X線に沿った断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第1実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第2実施形態に係る半導体記憶装置の断面図。
第2実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第2実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第2実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第2実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置の断面図。
第3実施形態に係る半導体記憶装置に含まれる貼合パッドの断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
第3実施形態に係る半導体記憶装置に含まれるアレイチップの製造工程を示す断面図。
【発明を実施するための形態】
【0007】
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。重複説明は不要な場合には省略する場合がある。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものである。実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、発明の要旨を逸脱しない範囲において、種々の変更を加えることができる。これら実施形態やその変形は、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0008】
1.第1実施形態
第1実施形態に係る半導体記憶装置について説明する。以下では、半導体記憶装置として、メモリセルトランジスタが半導体基板上に三次元に積層された三次元積層型NAND型フラッシュメモリを例に挙げて説明する。
【0009】
1.1 構成
1.1.1 半導体記憶装置の全体構成
まず、図1を参照して、半導体記憶装置1の全体構成の一例について説明する。図1は、半導体記憶装置1の全体構成を示すブロック図である。なお、図1では、各構成要素の接続の一部を矢印線により示しているが、構成要素間の接続はこれらに限定されない。
【0010】
半導体記憶装置1は、例えば、三次元積層型NAND型フラッシュメモリである。三次元積層型NAND型フラッシュメモリは、半導体基板上に三次元に配置された複数の不揮発性のメモリセルトランジスタを含む。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
他の特許を見る