特許ウォッチ

公開番号2024179958
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2023099308
出願日2023-06-16
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類G06F 12/06 20060101AFI20241219BHJP(計算;計数)
要約【課題】受信した大量のコマンドに対して効率的にタイムアウト処理を実行することができるメモリシステムを実現する。
【解決手段】メモリシステムのコントローラは、コマンドが次に格納されるスロットを示すポインタと、前記ポインタが現在の値よりも小さい値に更新されたことに応じて更新されるサイクルカウンタとを含む拡張ポインタを管理する。前記コントローラは、前記第1時間が経過する度に、終端の時刻が、現在の時刻から特定の時間前の時刻と一致する、第1時間範囲を特定し、前記複数のエントリのうち、前記第1時間範囲に対応する第1エントリに格納されている拡張ポインタを取得する。前記コントローラは、前記第1拡張ポインタを用いて、前記第1時間範囲に前記第1キューに格納された一つ以上のコマンドを特定する。前記コントローラは、前記特定された一つ以上のコマンドをアボートする。
【選択図】図17
特許請求の範囲【請求項１】
メモリと、
前記メモリを制御するコントローラと、を具備し、外部のホストと接続可能な
メモリシステムであって、
前記コントローラは、
前記ホストから受信するコマンドをそれぞれに格納可能な複数のスロットを含む第１キューを介して前記受信したコマンドに応じた処理を実行可能であり、
前記複数のスロットのうちのコマンドが次に格納されるスロットを示すポインタと、前記ポインタが現在の値よりも小さい値に更新されたことに応じて更新されるサイクルカウンタとを含む拡張ポインタを管理し、
それぞれが、第１時間を単位とする連続した複数の時間範囲のうちの一つの時間範囲に対応する、複数のエントリを含む第１テーブルを管理し、
前記第１時間が経過する度に、前記複数のエントリのうちの一つのエントリを選択し、
前記選択された一つのエントリに、現在の、前記複数のスロットのうちのコマンドが次に格納されるスロットを示すポインタと、サイクルカウンタと、を含む拡張ポインタを格納し、
前記第１時間が経過する度に、終端の時刻が、現在の時刻から特定の時間前の時刻と一致する、第１時間範囲を特定し、
前記複数のエントリのうち、前記第１時間範囲に対応する第１エントリに格納されている第１拡張ポインタを取得し、
前記第１拡張ポインタを用いて、前記第１時間範囲に前記第１キューに格納された一つ以上のコマンドを特定し、
前記特定された一つ以上のコマンドをアボートする、ように構成された
メモリシステム。
続きを表示（約 2,400 文字）【請求項２】
前記コントローラは、
前記第１時間範囲より一つ前の第２時間範囲をさらに特定し、
前記複数のエントリのうち、前記第２時間範囲に対応する第２エントリに格納されている第２拡張ポインタを取得し、
前記第１拡張ポインタと、前記第２拡張ポインタが同じである場合、前記第１時間範囲に前記第１キューに格納された一つ以上のコマンドを特定して、前記特定された一つ以上のコマンドをアボートする処理を含む、タイムアウト処理をスキップし、
前記第１拡張ポインタと、前記第２拡張ポインタが異なる場合、前記第１拡張ポインタと、前記第２拡張ポインタとを用いて、前記タイムアウト処理を実行する、ように構成された
請求項１に記載のメモリシステム。
【請求項３】
前記コントローラは、
前記第１キューから第１コマンドをフェッチする際、
前記第１コマンドの内容と、前記第１コマンドに対応する拡張ポインタとを、第２テーブルの複数のエントリのうちの一つのエントリに格納し、前記拡張ポインタは、前記第１コマンドがフェッチされるときのサイクルカウンタと、前記第１コマンドが格納されていた前記第１キューのスロットを示す前記ポインタとを含み、
前記第１時間が経過する度に、
前記第２テーブルの複数のエントリのうち、前記第２時間範囲に対応する前記第２拡張ポインタ以上であり、且つ前記第１時間範囲に対応する前記第１拡張ポインタよりも一つ前の前記第１キューのスロットを示す第３拡張ポインタ以下である拡張ポインタが格納されている一つ以上のエントリが存在するか否かを判定し、
前記一つ以上のエントリに対応する一つ以上のコマンドをアボートする、ように構成された
請求項２に記載のメモリシステム。
【請求項４】
前記コントローラは、
前記第１キューから第１コマンドをフェッチする際、
前記第１コマンドの内容と、前記第１コマンドが前記第１キューに格納された時刻が含まれる前記時間範囲を示す情報とを、第２テーブルの複数のエントリのうちの一つのエントリに格納し、
前記第１時間が経過する度に、
前記第２テーブルの複数のエントリのうち、前記第１時間範囲を示す情報が格納されている一つ以上のエントリが存在するか否かを判定し、
前記一つ以上のエントリに対応する一つ以上のコマンドをアボートする、ように構成された
請求項２に記載のメモリシステム。
【請求項５】
前記コントローラは、
前記特定された一つ以上のコマンドのうちの、一つ以上の第２コマンドが前記第１キューに格納され、且つ処理が完了していない場合、
前記第２コマンドの処理を中断し、
前記第２コマンドの処理が失敗したことを示す第１完了応答を前記ホストに送信し、
前記第２テーブルの複数のエントリのうち、前記第２コマンドに対応するエントリを無効化し、
前記特定された一つ以上のコマンドのうちの、一つ以上の第３コマンドが前記第１キューに格納されている場合、
前記第３コマンドをフェッチし、
前記第３コマンドの処理を実行せずに、前記第３コマンドの処理が失敗したことを示す第２完了応答を前記ホストに送信する、ように構成された
請求項３または４に記載のメモリシステム。
【請求項６】
前記コントローラは、
前記複数のスロットのうちのコマンドが次に格納されるスロットを示す前記ポインタが、更新前のポインタの値よりも小さい値に更新されたこととき、
前記サイクルカウンタの値が上限値であるか否かを判定し、
前記サイクルカウンタの値が上限値ではない場合、前記サイクルカウンタを１だけインクリメントし、
前記サイクルカウンタの値が上限値である場合、前記サイクルカウンタを初期値に更新する、ように構成された
請求項１に記載のメモリシステム。
【請求項７】
前記サイクルカウンタの上限値は、前記複数のスロットの個数、前記特定の時間、および前記コントローラが前記特定の時間が経過する間に処理することができる前記コマンドの個数のうちの少なくとも一つに基づいて決定される、
請求項６に記載のメモリシステム。
【請求項８】
前記コントローラは、
前記フェッチされた第１コマンドの処理が完了したことに応じて、
前記第２テーブルの複数のエントリのうち、前記第１コマンドに対応するエントリを無効化する、ように構成された
請求項３または請求項４に記載のメモリシステム。
【請求項９】
前記第１キューまたは第２キューを介して、前記ホストからコマンドを受信する前記コントローラであって、
前記第１キューに対応する前記第１時間と、前記第２キューに対応する第２時間とを管理し、
前記第１時間が経過する度に、前記第１キューを介して受信したコマンドに対するタイムアウト処理を実行し、
前記第２時間が経過する度に、前記第２キューを介して受信したコマンドに対する前記タイムアウト処理を実行する、ように構成された
請求項２に記載のメモリシステム。
【請求項１０】
前記コントローラは、
前記第１時間を起算した時刻から、第３時間の整数倍の時間が経過した後に、前記第２時間を起算し、
前記第１時間、および前記第２時間は、それぞれ前記第３時間の整数倍である、
請求項９に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、不揮発性メモリを備えるメモリシステムに関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、例えば、ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリと、この不揮発性メモリを制御するコントローラとを備えるソリッドステートドライブ（ＳＳＤ）が知られている。
【０００３】
メモリシステムのコントローラは、外部のホストから発行され、受信したコマンドに基づいて、メモリシステムを制御する。メモリシステムは、発行されてからの経過時間が所定時間を上回ったコマンドをアボートするタイムアウト処理を実行する。
【０００４】
大量のコマンドを受信することのできるメモリシステムにおいては、このようなタイムアウト処理を効率的に実行することができる技術が必要とされている。
【先行技術文献】
【特許文献】
【０００５】
米国特許第１０，８６０，５１１号明細書
米国特許出願公開第２０２２／０１１３９０９号明細書
米国特許出願公開第２０２２／０３５０５３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一実施形態が解決しようとする課題は、受信した大量のコマンドに対して効率的にタイムアウト処理を実行することができるメモリシステムを提供することである。
【課題を解決するための手段】
【０００７】
実施形態によれば、メモリシステムは、メモリと、コントローラと、を具備する。前記コントローラは、前記メモリを制御する。前記メモリシステムは、外部のホストと接続可能である。前記コントローラは、前記ホストから受信するコマンドをそれぞれに格納可能なスロットを複数含む第１キューを介して前記受信したコマンドに応じた処理を実行可能である。前記コントローラは、前記複数のスロットのうちのコマンドが次に格納されるスロットを示すポインタと、前記ポインタが現在の値よりも小さい値に更新されたことに応じて更新されるサイクルカウンタとを含む拡張ポインタを管理する。前記コントローラは、それぞれが、第１時間を単位とする連続した複数の時間範囲のうちの一つの時間範囲に対応する、複数のエントリを含む第１テーブルを管理する。前記コントローラは、前記第１時間が経過する度に、前記複数のエントリのうちの一つのエントリを選択する。前記コントローラは、前記選択された一つのエントリに、現在の、前記複数のスロットのうちのコマンドが次に格納されるスロットを示すポインタと、サイクルカウンタと、を含む拡張ポインタを格納する。前記コントローラは、前記第１時間が経過する度に、終端の時刻が、現在の時刻から特定の時間前の時刻と一致する、第１時間範囲を特定する。前記コントローラは、前記複数のエントリのうち、前記第１時間範囲に対応する第１エントリに格納されている拡張ポインタを取得する。前記コントローラは、前記第１拡張ポインタを用いて、前記第１時間範囲に前記第１キューに格納された一つ以上のコマンドを特定する。前記コントローラは、前記特定された一つ以上のコマンドをアボートする。
【図面の簡単な説明】
【０００８】
実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。
実施形態に係るメモリシステムを含む情報処理システムにおいて使用される、サブミッションキューの複数の状態の例を示す図。
実施形態に係るメモリシステムを含む情報処理システムにおいて実行される、コマンド処理の流れを示す図。
実施形態に係るメモリシステムにおいて使用されるタイムスロットの例を示す図。
実施形態に係るメモリシステムにおいて使用される拡張ポインタの例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューの第１の状態の例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューの第２の状態の例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューの第３の状態の例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューの第４の状態の例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューにおける拡張ポインタを比較する第１の例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューにおける拡張ポインタを比較する第２の例を示す図。
実施形態に係るメモリシステムにおいて使用されるフェッチコマンド管理テーブルの構成例を示す図。
実施形態に係るメモリシステムにおいて使用されるタイムスロット管理テーブルの構成例を示す図。
実施形態に係るメモリシステムにおいて複数の拡張ポインタが格納されているタイムスロット管理テーブルの第１の状態の例を示す図。
実施形態に係るメモリシステムにおいて複数の拡張ポインタが格納されているタイムスロット管理テーブルの第２の状態の例を示す図。
実施形態に係るメモリシステムにおいて使用されるフェッチコマンド管理テーブルの変形例を示す図。
実施形態に係るメモリシステムにおいて管理される仮想的なサブミッションキューと、複数のタイムスロットとの間の関係の例を示す図。
実施形態に係るメモリシステムにおける、発行済みのコマンドの管理の例を示す図。
実施形態に係るメモリシステムにおける、タイムアウト処理のタイミングの例を示す図。
実施形態に係るメモリシステムとホストとにおいて実行される、コマンド処理の手順の例を示すシーケンス図。
実施形態に係るメモリシステムにおいて実行されるサブミッションキュー拡張テールポインタの更新処理の手順の例を示すフローチャート。
実施形態に係るメモリシステムにおいて実行されるサブミッションキュー拡張テールポインタを記録する処理の手順の例を示すフローチャート。
実施形態に係るメモリシステムにおいて実行されるタイムアウト処理の手順の第１の例を示すフローチャート。
実施形態に係るメモリシステムにおいて実行されるタイムアウト処理の手順の第２の例を示すフローチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、実施形態を説明する。
【００１０】
図１は、実施形態に係るメモリシステムを含む情報処理システム１の構成例を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、メモリシステム３とを含む。
（【００１１】以降は省略されています）

関連特許