特許ウォッチ

公開番号2024180551
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2024179651,2020206820
出願日2024-10-15,2020-12-14
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 12/00 20060101AFI20241219BHJP(計算;計数)
要約【課題】メモリコントローラとメモリチップとの間のデータ転送の周波数を高くしたメモリシステムを提供すること。
【解決手段】メモリシステムは、メモリチップと、メモリチップを制御するように構成されたメモリコントローラと、を備える。メモリコントローラは、リード動作において、第1クロックに同期したコマンドをメモリチップへ送信し、第1クロックとは周波数が異なる第2クロックに少なくとも同期した第1タイミング信号を前記メモリチップに送信する、ように構成される。メモリチップは、リード動作において、第2クロックに同期した第2タイミング信号を、第1タイミング信号に基づいて生成し、第2タイミング信号に同期した第1データをメモリコントローラに送信する、ように構成される。
【選択図】図4
特許請求の範囲【請求項１】
メモリチップと、
前記メモリチップを制御するように構成されたメモリコントローラと、
を備え、
前記メモリコントローラは、リード動作において、
第１クロックに同期したコマンドを前記メモリチップへ送信し、
前記第１クロックとは周波数が異なる第２クロックに少なくとも同期した第１タイミング信号を前記メモリチップに送信する、ように構成され、
前記メモリチップは、前記リード動作において、
前記第２クロックに同期した第２タイミング信号を、前記第１タイミング信号に基づいて生成し、
前記第２タイミング信号に同期した第１データを前記メモリコントローラに送信する、ように構成される、
メモリシステム。
続きを表示（約 1,900 文字）【請求項２】
前記メモリコントローラは、さらに、ライト動作において、
前記第１クロックに同期した第３タイミング信号を前記メモリチップに送信し、
前記第３タイミング信号に同期した第２データを前記メモリチップに送信する、ように構成される、
請求項１に記載のメモリシステム。
【請求項３】
前記第１タイミング信号は、第１期間において前記第１クロックに同期し、前記第１期間とは異なる第２期間において前記第２クロックに同期し、
前記メモリコントローラは、さらに、
前記コマンドを前記メモリチップへ送信した後、前記第１クロックに同期した前記第１タイミング信号を前記メモリチップに送信し、
前記第２クロックに同期した前記第１タイミング信号を前記メモリチップに送信する、ように構成される、
請求項１に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、さらに、
前記コマンドを前記メモリチップへ送信した後、前記第１クロックで動作する第１タイマを用いて第１時間長を測定し、
前記第１時間長が第１値に達したことを前記第１タイマが検出したことに応じ、前記第１クロックに同期した前記第１タイミング信号を前記メモリチップへ送信する、ように構成される、
請求項３に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、さらに、
前記第１クロックに同期した前記第１タイミング信号を前記メモリチップへ送信した後、前記第２クロックで動作する第２タイマを用いて第２時間長を測定し、
前記第２時間長が第２値に達したことを前記第２タイマが検出したことに応じ、前記第２クロックに同期した前記第１タイミング信号を前記メモリチップへ送信する、ように構成される、
請求項４に記載のメモリシステム。
【請求項６】
前記メモリコントローラは、さらに、前記第２時間長が前記第２値に達したことを前記第２タイマが検出したことに応じ、前記第２クロックに同期した前記第１タイミング信号を、前記第１データのサイズに応じた回数トグルさせる、ように構成される、
請求項５に記載のメモリシステム。
【請求項７】
前記メモリコントローラは、さらに、
前記第１タイミング信号を、前記第１データの前記サイズに応じた回数トグルさせたことに応じ、前記第１クロックで動作する前記第１タイマを用いて第３時間長を測定し、
前記第３時間長が第３値に達したことを前記第１タイマが検出したことに応じ、前記第１クロックに同期した前記第１タイミング信号を前記メモリチップへ送信する、ように構成される、
請求項６に記載のメモリシステム。
【請求項８】
前記メモリコントローラは、さらに、前記リード動作において、前記第１クロックに同期したアドレスを前記メモリチップへ送信する、ように構成される、
請求項１に記載のメモリシステム。
【請求項９】
前記メモリコントローラと前記メモリチップとをそれぞれ接続する第１信号線、第２信号線、および第３信号線、をさらに備え、
前記メモリコントローラは、
前記第１クロックに同期した前記コマンドを、前記第１信号線を用いて前記メモリチップへ送信し、
前記第２クロックに少なくとも同期した前記第１タイミング信号を、前記第２信号線を用いて前記メモリチップへ送信する、ように構成され、
前記メモリチップは、
前記第２クロックに同期した前記第２タイミング信号を、前記第３信号線を用いて前記メモリコントローラへ送信する、ように構成される、
請求項１に記載のメモリシステム。
【請求項１０】
前記メモリチップは、前記リード動作において、
前記第２タイミング信号に同期した前記第１データを、前記第１信号線を用いて前記メモリコントローラへ送信する、ように構成され、
前記メモリコントローラは、ライト動作において、
前記第１クロックに同期した第３タイミング信号を、前記第３信号線を用いて前記メモリチップへ送信し、
前記第３タイミング信号に同期した第２データを、前記第１信号線を用いて前記メモリチップへ送信する、ように構成される、
請求項９に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリシステムに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
メモリコントローラと複数のメモリチップとを備えるメモリシステムが普及している。メモリコントローラと各メモリチップとの間のデータ転送の周波数をできるだけ高くしたいという要望がある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２００７／０１０６８３６号明細書
米国特許出願公開第２０１８／０２２５２３６号明細書
米国特許第７３８２６７９号明細書
【非特許文献】
【０００４】
Ren-Shuo Liu, Jian-Hao Huang, “DI-SSD: Desymmetrized Interconnection Architecture and Dynamic Timing Calibration for Solid-State Drives”, [online], 2018 23rd Asia and South Pacific Design Automation Conference, [retrieved on 2020-12-11], retrieved from the Internet: <URL: https://ieeexplore.ieee.org/document/8297279>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、メモリコントローラとメモリチップとの間のデータ転送の周波数を高くしたメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、メモリシステムは、メモリチップと、メモリチップを制御するように構成されたメモリコントローラと、を備える。メモリコントローラは、リード動作において、第１クロックに同期したコマンドをメモリチップへ送信し、第１クロックとは周波数が異なる第２クロックに少なくとも同期した第１タイミング信号を前記メモリチップに送信する、ように構成される。メモリチップは、リード動作において、第２クロックに同期した第２タイミング信号を、第１タイミング信号に基づいて生成し、第２タイミング信号に同期した第１データをメモリコントローラに送信する、ように構成される。
【図面の簡単な説明】
【０００７】
図１は、ホストと接続された実施形態のメモリシステムの構成の一例を示す模式的な図である。
図２は、実施形態のチャネルの構成の一例を示す模式的な図である。
図３は、実施形態のライト動作においてＮＡＮＤコントローラとメモリチップとの間で転送される信号の一部を説明するための図である。
図４は、実施形態のリード動作においてＮＡＮＤコントローラとメモリチップとの間で転送される信号の一部を説明するための図である。
図５は、実施形態のＮＡＮＤコントローラおよびメモリチップのより詳細な構成の一例を示す模式的な図である。
図６は、リード動作における実施形態のメモリシステムの動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【０００８】
以下に添付図面を参照して、実施形態のメモリシステムを詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００９】
（実施形態）
図１は、ホストと接続された実施形態のメモリシステムの構成の一例を示す模式的な図である。メモリシステム１は、ホスト２と接続可能である。メモリシステム１とホスト２との間の通信路の規格は、特定の規格に限定されない。一例では、ＳＡＳ（Serial Attached SCSI）が採用され得る。
【００１０】
ホスト２は、例えばパーソナルコンピュータ、携帯情報端末、またはサーバである。メモリシステム１は、ホスト２からアクセス要求（リード要求やライト要求など）を受け付けることができる。
（【００１１】以降は省略されています）

関連特許